2000 Fiscal Year Annual Research Report

自律的な故障修復能力を持つニューラル集積回路の研究

Research Project

Project/Area Number	10450131
Research Institution	University of Tsukuba
Principal Investigator	安永守利筑波大学, 電子・情報工学系, 助教授 (80272178)
Keywords	ニューラルネットワーク / 集積回路 / 遺伝的アルゴリズム / フォールトトレランス / 生体情報 / 故障 / 欠陥 / パターン認識
Research Abstract	ニューラルネットワークはもとより,広く生体の情報処理メカニズムを利用することで,自律的な故障修復能力を持つ集積回路が構築できると考え,進化アルゴリズム(遺伝的アルゴリズム,遺伝的プログラミング等)も対象としてその集積回路化を検討した.ニューラルネットワークは,多くの神経細胞による分散協調情報処理が基本であり,神経細胞のいくつかに故障があっても全体として正い動作を行うことが可能であると考えられる.また,故障が増えても,急に破滅的な動作をすることはないGraceful Degradationを有すると考えられる.同様に遺伝による情報処理も,染色体,遺伝子といった多くの処理単位の協調動作から進化的に解を得ており,故障に対する高いロバストネス(フォールトトレランス)を有すると期待できる. 上記コンセプトの有効性を示すために,シミュレーション実験を行うと共に,再構成可能集積回路(Field Programmable Gate Array)を用いて実際に試作機を開発し,実験を行った.ニューラルネットワークに関しては,顔認識問題等の実用的な問題の処理中に故障が発生した場合を取り上げ,シミュレーション実験を継続した.また,進化アルゴリズムをベースとする集積回路については,試作機上に実装し,パターン認識問題や記号推論問題を対象に耐故障性能を評価した.この結果,10%程度の回路故障でも正しい解を出力し,20%の回路故障においても性能の劣化は15%程度にとどまることが分かった.さらに,50%の回路故障までは性能が徐々に劣化するGraceful Degradationが観測された. これらの実験結果により,ニューラルネットワーク,および遺伝的アルゴリズムを用いた集積回路は,故障回路が存在する場合でも高いフォールトトレランス性能を持つことが分かり,自律的に故障修復する集積回路の実現可能性を示すことができた.

Research Products

(6 results)

All Other

All Publications (6 results)

[Publications] Moritoshi Yasunaga et.al.: "Genetic Algorithm-based Design Methodology for Pattern Recognition Hardware"Proc.Int.Conf.on Evolvable Systems (Springer LNCS No.1801). 264-273 (2000)
[Publications] Moritoshi Yasunaga et.al.: "Kernel-based Pattern Recognition Hardware : Its Design Methodology Using Evolved Truth Tables"Proc.The 2nd NASA/DoD Workshop on Evolvable Hardware. 253-262 (2000)
[Publications] Moritoshi Yasunaga et.al.: "GA-based Kernel Optimization for Pattern Recognition : Theory for EHW Application"Proc.IEEE Congress on Evolutionary Computation. 545-552 (2000)
[Publications] Moritoshi Yasunaga et.al.: "A Bus-based Neuro-computer for High Speed SOM Calculation and Its Fault Tolerance against Defective Circuits"Proc.the 6th Int.Conf.Soft Computing IIZUKA2000. 264-271 (2000)
[Publications] Moritoshi Yasunaga et.al.: "A High Speed and High Fault Tolerant Reconfigurable Reasoning System : Toward a Wafer Scale Reconfigurable Reasoning LSI"Proc.IEEE Int.Symposium on Defect and Fault Tolerance in VLSI Systems (DFT2000). 69-77 (2000)
[Publications] 都竹高広,高島浩二,安永守利: "進化ハードウェアの耐故障性能の検討"電子情報通信学会総合大会講演集. (掲載予定). (2000)

2000 Fiscal Year Annual Research Report

自律的な故障修復能力を持つニューラル集積回路の研究

Principal Investigator

安永 守利 筑波大学, 電子・情報工学系, 助教授 (80272178)

Research Products

[Publications] Moritoshi Yasunaga et.al.: "Genetic Algorithm-based Design Methodology for Pattern Recognition Hardware"Proc.Int.Conf.on Evolvable Systems (Springer LNCS No.1801). 264-273 (2000)

[Publications] Moritoshi Yasunaga et.al.: "Kernel-based Pattern Recognition Hardware : Its Design Methodology Using Evolved Truth Tables"Proc.The 2nd NASA/DoD Workshop on Evolvable Hardware. 253-262 (2000)

[Publications] Moritoshi Yasunaga et.al.: "GA-based Kernel Optimization for Pattern Recognition : Theory for EHW Application"Proc.IEEE Congress on Evolutionary Computation. 545-552 (2000)

[Publications] Moritoshi Yasunaga et.al.: "A Bus-based Neuro-computer for High Speed SOM Calculation and Its Fault Tolerance against Defective Circuits"Proc.the 6th Int.Conf.Soft Computing IIZUKA2000. 264-271 (2000)

[Publications] Moritoshi Yasunaga et.al.: "A High Speed and High Fault Tolerant Reconfigurable Reasoning System : Toward a Wafer Scale Reconfigurable Reasoning LSI"Proc.IEEE Int.Symposium on Defect and Fault Tolerance in VLSI Systems (DFT2000). 69-77 (2000)

[Publications] 都竹高広,高島浩二,安永守利: "進化ハードウェアの耐故障性能の検討"電子情報通信学会総合大会講演集. (掲載予定). (2000)

安永守利筑波大学, 電子・情報工学系, 助教授 (80272178)