多層構造VLSIのテスティング容易化設計手法の基礎的研究

2000 Fiscal Year Annual Research Report

• Project/Area Number: 10450137
• Research Institution: Osaka University
• Principal Investigator: 藤岡 弘 大阪大学, 大学院・工学研究科, 教授 (40029228)
• Co-Investigator(Kenkyū-buntansha): 三浦 克介 大阪大学, 大学院・工学研究科, 助手 (30263221) ; 中前 幸治 大阪大学, 大学院・工学研究科, 助教授 (40155809)
• Keywords: VLSI / テスティング容易化設計 / 電流テストポイント / 電圧テストポイント / パーティクル

Research Abstract

次世代の多層構造超高密度集積回路(VLSI)のテスティングを容易化させるため、電圧および電流テストポイントの設置位置の決定手法、その設計手法並びにCADツールへの導入手法の確立を行うことを目的として、以下のことを行った。
昨年度までに行った電圧および電流テストポイント設計のツールとCADソフトウェアを用いて、電圧および電流テストポイントを導入した場合と導入しない場合のLSIを設計し、東京大学大規模集積システム設計教育研究センターを通じて試作を行った。具体的には、0.6μmルール、3層金属、2層ポリシリコンCMOSプロセスを用いてテストポイントを導入した場合と導入しない場合のマイクロプロセッサを設計した。
電圧テストポイントを導入した場合としない場合のチップを、LSIテストシステムとEBテストシステムの統合化した環境下でテストし、電圧テストポイント導入の評価を行った。その結果、チップ面積および信号遅延の増加は十分無視でき、EBテストシステムによる可観測性は配線ネット数で約1/3に向上し、その有効性が明らかになった。
電流テストポイントについても評価を行ったが、電流テストポイントを構成するMOSデバイスの製造ばらつきが当初考慮していた以上にあり、電圧テストポイントの導入程、その有効性を示すに至らなかった。これは、試作プロセスの製造ばらつきが公開されていないためである。このような製造バラツキに、より柔軟に対処できる設計法を検討する。

Research Products

• [Publications] 三浦克介: "EB・FIB統合化テストシステムの開発"LSIテスティングシンポジウム/2000会議録. 76-81 (2000)
• [Publications] K.Miura: "Automatic EB Fault-Tracing System Using Euzzy-Logic Approach"11th European Symposium on Reliability of Electron Devices, Failure Physics and Analysis (ESREF 2000). 1377-1382 (2000)