CADデータベースと適合性の高い論理設計手法の研究開発

1998 Fiscal Year Annual Research Report

• Project/Area Number: 10480060
• Research Category: Grant-in-Aid for Scientific Research (B)
• Research Institution: Kyoto University
• Principal Investigator: 上林 弥彦 京都大学, 情報学研究科, 教授 (00026311)
• Co-Investigator(Kenkyū-buntansha): 澤田 直 九州大学, 大学院・システム情報科学研究科, 助手 (70235464) ; 高倉 弘喜 京都大学, 工学研究科, 講師 (70281144)
• Keywords: 論理最適化 / 論理合成 / エラー補償法 / トランスダクション法 / FPGA / CMOS / 拡張許容関数集合 / 論理設計

Research Abstract

設計回路の大規模化により、設計データ及び設計手法の再利用が重要になってきている。CADデータベースは設計の再利用を実現するために必要な技術である。しかし、その実現のために、既存の設計手法をそのままデータベース技術と融合させることは困難である。
そこで我々は、CADデータベースを実現することを目的として、データベースとの融合性の高い回路設計手法の研究開発を行っている。具体的なテーマとしては、次の上うなものが挙げられる。
1. トランスダクション法の拡張
2. FPGA回路設計手法の開発
3. 回路再利用技術の開発
4. 回路省電力化手法の開発
上記のテーマに従い、研究を行った。本年度の成果は次のとおりである。
1. トランスダクション法で用いられる許容関数集合を拡張した拡張訂容関数集合を開発した。その結果、回路変形の自由が増したためより柔軟な設計が可能になり、トランスダクション法を強化できた。
2. FPGA回路の論理的自由度を表現する手法としてSPFDsがある。SPFDsを関数共有に適する形に一般化した優先度付SPFDs (PSPFDs)を考案した。この手法を用いることにより、平均40%の回路面積減少を実現することができた。
3. 3状態CMOSを用いた省電力回路設計アルゴリズムを考案した。3状態CMOSを直接結線してワイアードオアを構成する手法の考察 をし、省電力化を考慮した関数割り当てアルゴリズムを考案した。
今後は、トランスダクションをCADに組み込み実際の回路設計を行い、評価を行う予定である。また、ポストCMOS論理として注目されており、CMOS論理に比べ、省電力化、チップ面積低減、高速化が可能であるバストランジスタ論理を用いた設計手法の開発を行っていく予定である。

Research Products

• [Publications] 幸田 武範: "エラー補償によるFPGA回路最適化" 電子情報通信学会論文誌. J81-D-I,No.6. 708-717 (1998)
• [Publications] 幸田 武範: "多出力特性を利用したブロック統合によるFPGA最適化" 電子情報通信学会論文誌. J81-D-I,No.8. 956-965 (1998)
• [Publications] 幸田 武範: "ブロックからの複数出力と優先度付SPFDsを用いたFPGAブロック数最小化手法" 情報処理学会DAシンポジウム'98論文集. 257-262 (1998)
• [Publications] Takenori Kouda: "Reduction of the Number of FPGA Blocks by Maximizing Flexibility of Intrenal Functions" IEICE Trans, Special Section on VLSI Design and CAD Algorithm. 2554-2562 (1998)
• [Publications] 田中 克典: "拡張許容関数集合を用いた回路変形" 情報処理学会DAシンポジウム'98論文集. 263-268 (1998)