2000 Fiscal Year Annual Research Report
CADデータベースと適合性の高い論理設計の研究開発
| Project/Area Number |
10480060
|
|---|
| Research Institution | KYOTOUNIVERSITY |
|---|
Principal Investigator |
上林 弥彦 京都大学, 情報学研究科, 教授 (00026311)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
澤田 直 九州大学, 大学院・システム情報科学研究科, 助手 (70235464)
高倉 弘喜 京都大学, 大型計算機センター, 助教授 (70281144)
|
|---|
| Keywords | 最適論理化 / 論理合成 / トランスダクション法 / エラー補償法 / パストランジスタ / CMOS / アニーリング法 / 許容関数 |
|---|
| Research Abstract |
論理回路の大規模化に伴い、設計データ及び設計手法の再利用が重要になってきている。CADデータベースは設計の再利用を実現する上で不可欠な技術であるが、既存の設計手法をそのままデータベース技術と融合させることは困難である。そこで我々は、CADデータベースを実現することを目的としたデータベースとの融合性の高い回路設計手法の研究開発を行っている。
昨年度までに、近似解法の一種であるアニーリング法をトランスダクション法へ適用する手法、および従来のCMOS論理よりも低消費電力回路の実現が期待されるパストランジスタ論理回路に対して、トランスダクション法で用いられる許容関数の概念に基づいて論理最適化を行う手法を開発した。本年度はこれらに基づいた研究を行い、以下のような成果を得た。
1.パストランジスタ論理最適化手法の改良
我々がこれまでに開発したパストランジスタ論理最適化手法は、回路入力と回路出力に制約を加えた条件の下で適用可能な手法であったが、実用的な回路の最適化手法として利用するためにはパストランジスタ論理一般に対して適用可能にする必要があった。このパストランジスタ論理最適化手法の適用範囲を広げるための手法の改良を行った。
2.CMOS論理最適化手法の開発
CMOS論理においては、ゲート内はMOSトランジスタで構成されている。論理ゲート内のトランジスタ数を削減するために昨年度開発したパストランジスタ論理に適応させた。また論理ゲート数の削減のための手法としてトランスダクション法を導入し適用した。CMOS論理最適化手法とトランスダクション法を融合させることによってより効果的なC論理最適化手法を開発した。
|
Research Products
(4 results)
-
[Publications] Iwama,K: "Tight Bounds on the Number of States of DFAs that are Equivalent to n-state NFAs"Theoretical Computer Science. Vol237,Issue1-2. 485-494 (2000)
-
[Publications] K.Cheng: "Advanced Replacement Policies for WWW Caching"Proc.1st International Conference on Web Age Information Management (WAIM'2000). LNCS1846. 239-244 (2000)
-
[Publications] Lee,R.: "Data Security for Distributed Meeting Systems"Database and Expert Systems Applications, Proceedings of 11th International Conference, DEXA2000. LNCS1873. 274-286 (2000)
-
[Publications] K.Cheng: "LRU-SP : A Size-adjusted and Popularity-aware Replacement Algorithm for Web Caching"Proc.24th IEEE Computer Society International Computer Software and Applications Conference Compsac'2000). 48-53 (2000)
