自己組織型学習回路のパルス密度型ディジタル回路による構造

1998 Fiscal Year Annual Research Report

• Project/Area Number: 10480065
• Research Institution: University of Tsukuba
• Principal Investigator: 平井 有三 筑波大学, 電子情報工学系, 教授 (80114122)
• Keywords: ニューラルネットワーク / 自己組織型学習アルゴリズム / パルス密度型ディジタル回路 / 主成分分析 / FPGA

Research Abstract

ニューラルネットワークのハードウエア化は、実時間処理の観点から極めて重要な研究課題である。特に、学習アルゴリズムのハードウエア化は、真のプログラムレスシステムを実現する上で欠かすことができない。本研究では、自己組織型学習アルゴリズムのディジタル回路によるハードウエア化を行った。対象とした学習アルゴリズムは、Sangerの提案した離散時間型主成分分析アルゴリズムを連続時間型に変更した連続時間型主成分分析学習アルゴリズムである。連続時間型ハードウエアによる学習回路の実現例は、これまでほとんど提案されておらず、本研究の特長となっている。学習回路は、パルス密度型ディジタル回路で構成した。VHDLを用いて回路を設計し、論理回路シミュレーションを行った。その結果、2入力、3入力のガウス分布入力の主成分分析がオンラインで学習できることがわかった。設計した回路をFPGAを用いて試作した。2つの相関がある正弦波信号を入力として学習を行わせることにより、2つの相関がない出力が得られることを確認した。
学習アルゴリズムのハードウエア化に関する研究と平行して、主成分分析と関係が深く最近注目を浴びている独立成分解析に関する研究も行い、学習定数を動的に変更することにより収束時間を早めることができることを示した。今後、独立成分解析に関するハードウエア化も検討して行く予定である。

Research Products

• [Publications] Y.Hirai: "A 1,000-neuron system with one million 7-bit physical interconnections" Advances in Neural Information Pradesing Systems. 10. 705-711 (1998)
• [Publications] M.O.Pun: "A simple variable step algorithm for blind source separation(BSS)" Proc.of 1998 IEEE Signal Proceesing Sociaty Workshop. 73-82 (1998)
• [Publications] M.O.Pun: "A variable step(VS) leanning algorithm for blind source separution" Proc.of International ICSC/IFAC Synsposium on Neured Computation. 445-450 (1998)
• [Publications] K.Nishizawa: "Hardware implementation of PCA neural network" Proc.of ICONIP'98. 85-88 (1998)
• [Publications] H.Toda: "Summation characterzetscse PPM digital wenral network system" Proc.of ICONIP'98. 574-577 (1998)
• [Publications] 川村正樹: "1対多の連合を記憶する相関型連想記憶モデルの解析" 電子情報通信学会論文誌 D-II. J81-D-II,6. 1336-1344 (1998)