1999 Fiscal Year Annual Research Report

ディープサブミクロン配線のタイミング特性の研究

Research Project

Project/Area Number	10555118
Research Institution	The University of Tokyo
Principal Investigator	櫻井貴康東京大学, 国際・産学共同研究センター, 教授 (90282590)
Co-Investigator(Kenkyū-buntansha)	平本俊郎東京大学, 大規模集積システム設計教育研究センター, 助教授 (20192718)
Keywords	LSI / 微細化 / 配線遅延 / リピータ / Simulated diffusion
Research Abstract	近年、LSI中のトランジスタの微細化に伴い配線も微細化され、配線の寄生抵抗・寄生容量による配線遅延の増大が問題となってきている。スケーリングによってゲート遅延は減少する一方、配線遅延が増加するため回路全体の高速化が難しくなり、配線遅延増加のための対策が必要となる。リピータ挿入とは、配線長とともに2乗で増加する配線遅延を緩和する方法である。長い配線を間にリピータ挿入することにより分割し、配線遅延の増加を線形程度に抑えることが目的である。単一配線であれば等間隔に最適サイズのリピータを挿入するのであるが、実際の配線に適用する場合、分岐部分や入出力端の境界条件の変化に対処できるリピータ挿入法を考えなくてはならない。本研究では、リピータ挿入のための遅延時間計算モデルを考えたのち、遅延時間最適化のためのリピータ挿入の方法についての研究を行った。リピータ挿入の方法として、等間隔リピータ挿入法、simulated diffusionによる方法、新たに提案する方法の3つの方法について評価を行い、結果をSPICEで検証した。Simulated diffusionによる方法は、最良の結果がえられる一方計算時間が膨大となる。新しく提案する方法では計算時間が少なく、遅延時間の増加はsimulated diffusionに比べ今回計算した例では平均1.6%に抑えられた。また、リピータの挿入と共に増加する消費電力も考慮し、低消費電力設計に向けたリピータ挿入の問題について、単一配線の場合での研究を行った。例として消費電力・遅延時間積(PD積)最適化設計のためのリピータ数、リピータサイズの最適値を示し、消費電力と遅延時間の関係についての考察を行った。さらに配線パラメータモデルの洗練のために、外部パッケージに封入されていないベアチップに高周波プローブを用いてプローブを当て、波形のひずみを極力排除した上でディジタイザに入力し波形観測を行った。従来のLSI設計においては抵抗とキャパシタンス成分のみが重要視されていたが、LSIの高速化、微細化に伴いクロストーク等として顕著に影響を与えるインダクタンス成分を考慮した設計が求められている。本研究ではTDR法を利用してインダクタンス成分の測定を試みた。

Research Products
(7 results)

All Other

All Publications (7 results)

[Publications] K.Nose and T.Sakurai: "Micro IDDQ Test using Lorentz Force MOSFET's"Symp.on VLSI Circuits. June. 169-170 (1999)
[Publications] K.Kanda,K.Nose,H.Kawaguchi: "Design Impact of Positive Temperature Dependence of Drain Current in Sub ***"Custom Integrated Circuit Conference. May. 563-566 (1999)
[Publications] T.Sakurai: "Custom Circuit Techniques for High Performance And Low-Power ***"Custom Integrated Circuit Conference. May. 277-277 (1999)
[Publications] T.Sakurai: "Hardware is King,Software is Queen : Has Hardware Become a Second-Class ***?"IEEE International Solid-State Circuits Conference. Feb. 294-295 (1999)
[Publications] T.Sakurai: "Low Voltage,High-Speed VLSI Design"International Conference on Solid State Devices and Materials. Sep. 3-30 (1999)
[Publications] Seongsoo Lee and T.Sakurai: "Run-time Power Control Scheme Using Software Feedback Loop for Low-Power ・・・・・"ASPDAC'00. A5.2. 381-386 (2000)
[Publications] 桜井貴康: "システムLSI-アプリケーションと技術"サイエンスフォーラム. 427 (1999)

1999 Fiscal Year Annual Research Report

ディープサブミクロン配線のタイミング特性の研究

Principal Investigator

櫻井 貴康 東京大学, 国際・産学共同研究センター, 教授 (90282590)

Research Products

[Publications] K.Nose and T.Sakurai: "Micro IDDQ Test using Lorentz Force MOSFET's"Symp.on VLSI Circuits. June. 169-170 (1999)

[Publications] K.Kanda,K.Nose,H.Kawaguchi: "Design Impact of Positive Temperature Dependence of Drain Current in Sub ***"Custom Integrated Circuit Conference. May. 563-566 (1999)

[Publications] T.Sakurai: "Custom Circuit Techniques for High Performance And Low-Power ***"Custom Integrated Circuit Conference. May. 277-277 (1999)

[Publications] T.Sakurai: "Hardware is King,Software is Queen : Has Hardware Become a Second-Class ***?"IEEE International Solid-State Circuits Conference. Feb. 294-295 (1999)

[Publications] T.Sakurai: "Low Voltage,High-Speed VLSI Design"International Conference on Solid State Devices and Materials. Sep. 3-30 (1999)

[Publications] Seongsoo Lee and T.Sakurai: "Run-time Power Control Scheme Using Software Feedback Loop for Low-Power ・・・・・"ASPDAC'00. A5.2. 381-386 (2000)

[Publications] 桜井貴康: "システムLSI-アプリケーションと技術"サイエンスフォーラム. 427 (1999)

櫻井貴康東京大学, 国際・産学共同研究センター, 教授 (90282590)