1999 Fiscal Year Annual Research Report
次世代磁気記録デバイスと極微信号処理方式の基本技術の開発
| Project/Area Number |
10555122
|
|---|
| Research Institution | KYUSHU UNIVERSITY |
|---|
Principal Investigator |
黒木 幸令 九州大学, 大学院・システム情報科学研究科, 教授 (40234596)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
浅田 裕法 山口大学, 工学部, 助教授 (70201887)
松山 公秀 九州大学, 大学院・システム情報科学研究科, 教授 (80165919)
谷口 研二 久留米工業大学, 電子情報工学科, 教授 (10217127)
中司 賢一 九州大学, 大学院・システム情報科学研究科, 助教授 (50237252)
|
|---|
| Keywords | 磁気ディスク装置 / 信号処理 / 磁性体デバイス / 磁気記録 / 集積回路 / トタンジスタモデリング / GMR |
|---|
| Research Abstract |
本研究は、磁気ヘッド再生出力の向上のための新しいヘッド構造の探索とそれを実現するためのデバイス作製プロセス技術の開発、微弱で符号間干渉のある再生信号から記録されたデータ系列を再生するための信号処理技術の集積回路化に取り組み、(a)量子効果形超高感度マイク口磁電変換デバイス技術の開発、(b)同デバイスの作製プロセスの最適化、(c)アナログディジタル信号処理回路/システムの最適構成、VLSI設計技術と開発、(d)VLSI用トタンジスタのモデリングといった次世代超高密度磁気記録システムの基本技術の確立を達成することを目的とした。その結果、(a)静磁バイアス型GMRヘッドの開発を行い、非磁性層厚を適正化したGMR膜に永久磁石膜を対面積層した新しいGMRヘッド構造を提案した。また、永久磁石膜パタンとして高保磁力、高飽和磁化の特長を有するCoPt合金薄膜を用い、その成膜条件を最適化することにより、サブミクロン細線パタンにおいてもGMR膜へのバイアス印加が可能であることを確認し、本方式による超高密度磁気記録用GMRヘッドの実現性を検証した。GMR特性の最適化を行うことにより、20%程度の磁気抵抗比を実現した。(b)極微GMR細線形成法について比較検討した結果、最小線幅0.2ミクロンまでの磁性多層細線の作製プロセスを確立した。(c)アナログディジタル信号処理回路としてビタビ復号回路を検討し、面積で従来比50%のビタビ復号回路を開発し集積回路化した。(d)0.6μm〜6μmチャネル長の高耐圧MOSFETモデルであるLDMOSでは、最適化された構造では、JFET/MOSFET縦列接続モデルでなくとも、従来のMOSFETの経験則モデルの電界緩和、短チャネル効果を表すモデル・パラメータを適当に与えることにより、かなり正確にI-V特性を表現できることが分った。
|
-
[Publications] Kimihide Matsuyama: "Geometrically induced giant magnetoresistance behavior in quarter-micrometer strip pattern"Journal of Applied Physics. 85・8. 5474-5476 (1999)
-
[Publications] Yukio Nozaki: "Micromagnetic Structure Analysis of Head-on-Head-Type 180°Domain Wall in Submicron Size Co wrires"Japanese Journal of Applied Physics. 38・11. 6282-6286 (1999)
-
[Publications] Kimihide Matsuyama: "Effect of material parameters on magnetization process in microstructured thin film"Journal of Magnetism and Magnetic Materials. 198-199. 248-250 (1999)
-
[Publications] Kenichi Nakashi: "Design of PLLs with Parameter Dynamically Control for Fast Lock-in"Journal of Electronics. 1・1(印刷中). (2000)
-
[Publications] 八山 和弘: "ループパラメータ可変による高速引き込みPLLの設計"九州大学大学院システム情報科学研究科報告. 5・1(印刷中). (2000)
-
[Publications] Hiroyasu Yoshizawa: "Phase Detectors/Phase Frequency Detectors for High Performance PLLs"Analog Integrated Circuits and Signal Processing. (印刷中). (2000)
-
[Publications] 八山 和弘: "ループパラメータ可変による高速引き込みPLLの設計"九州大学大学院システム情報科学研究科報告. 5・1(印刷中). (2000)
-
[Publications] Hiroyasu Yoshizawa: "Phase Detectors/Phase Frequency Detectors for High Performance PLLs"Analog Integrated Circuits and Signal Processing. (印刷中). (2000)
