デジタル信号処理用FPGAおよび専用CADツ-ルの開発

1999 Fiscal Year Annual Research Report

• Project/Area Number: 10650345
• Research Institution: Waseda University
• Principal Investigator: 柳澤 政生 早稲田大学, 理工学部, 教授 (30170781)
• Keywords: LSI / CAD / 設計自動化 / 電子回路 / FPGA / デジタル信号処理 / 論理回路

Research Abstract

優れたデジタル信号処理システムを構築するために有効なFPGAの設計および製作,ならびに,その専用のCAD(計算機支援設計)ツールの開発を行った.本年度の研究成果を以下にまとめる.
1.高位合成CADツールの開発:制御処理を主体としたハードウェアを対象とした高位合成CAD手法の開発を行った.これは,C言語のサブセットによって記述された動作仕様を入力とし,RT(状態遷移図)レベルのハードウェア記述言語を出力する高位合成CAD手法である.高位合成の中で特に,ハードウェア記述生成手法,面積/時間最適化手法の開発を重点的に行った.
2.ハードウェア/ソフトウェア協調合成CADツールの開発:2種類のレジスタファイルを持ったディジタル信号処理向けプロセッサのハードウェア/ソフトウェア協調合成手法の開発を行った.ここでは特に,面積/遅延見積もり手法,ハードウェア/ソフトウェア分割手法の開発を行った.
3.動的回路割り当て手法の開発:FPGAの柔軟性を活用すべく,それぞれのFPGAを信号処理の実行途中に書き換え,時分割で種々の回路を実現する.このための動的な回路割り当て手法を構築した.
4.FPGAアーキテクチャの改良:前年度に考案したFPGAアーキテクチャ上にデジタル信号処理回路を実現するという計算機シミュレーションを行い,FPGAアーキテクチャを評価し,改良を行った.
5.デジタル信号処理システムボードの設計:デジタル信号処理システムボードのうち,ホスト計算機とボードとのインターフェース部分の設計を行った.インターフェースはPCIを採用した.

Research Products

• [Publications] 戸川 望: "2種類のレジスタファイルを持ったディジタル信号処理向けプロセッサのハ-ドウェア/ソフトウェア協調合成システム"第12回 回路とシステム(軽井沢)ワ-クショップ論文集. 115-120 (1999)
• [Publications] 中本 真児: "分枝限定に基づく最適解を保証するリソ-スバインディング手法"情報処理学会論文誌. 40・4. 1565-1577 (1999)
• [Publications] 戸川 望: "制御処理を主体としたハ-ドウェアを対象とする高位合成システムとその適用"情報処理学会DAシンポジウム'99論文集. 189-194 (1999)
• [Publications] 横山 正幸: "制御処理を主体としたハ-ドウェア記述生成手法"情報処理学会DAシンポジウム'99論文集. 195-200 (1999)
• [Publications] 家長 真行: "制御処理ハ-ドウェアの高位合成システムのための面積/時間最適化アルゴリズム"電子情報通信学会VLSI設計技術研究会技術報告. 99・66. 15-22 (1999)
• [Publications] 片岡 義治: "ディジタル信号処理向けプロセッサコアの面積/遅延見積り手法"電子情報通信学会VLSI設計技術研究会技術報告. 99・75. 1-8 (1999)
• [Publications] 桜井 崇志: "2種類のレジスタファイルを持つディジタル信号処理向けプロセッサのハ-ドウェア/ソフトウェア分割手法"電子情報通信学会VLSI設計技術研究会技術報告. 99・76. 9-16 (1999)
• [Publications] Nozomu Togawa: "A Hardware/Software Cosymthesis System for Digital Signal Processor Cores"IEICE Trans.on Funolamentals. E82-A・11. 2325-2337 (1999)
• [Publications] Nozomu Togawa: "An Area/Time Optimizing Algorithm in High-Level Synthesis for Control-Based Hardwares"Proc.of ASP-DAC 2000. 309-312 (2000)
• [Publications] Nozomu Togawa: "A Hardware/Software Cosynthesis System for Digital Signal Processor Cores with Two Types of Register Files"IEICE Trans.on Funolamentals. E83-A・3. (2000)