デジタル信号処理用FPGAおよび専用CADツールの開発

2000 Fiscal Year Annual Research Report

• Project/Area Number: 10650345
• Research Institution: Waseda University
• Principal Investigator: 柳澤 政生 早稲田大学, 理工学部, 教授 (30170781)
• Keywords: LSI / CAD / 設計自動化 / 電子回路 / FPGA / デジタル信号処理 / 論理回路

Research Abstract

本研究では,優れたデジタル信号処理システムを構築するために有効なFPGAの設計および製作,ならびに,その専用のCAD(計算機支援設計)ツールの開発を行った.本年度の研究成果を以下にまとめる.
1.動的再構成可能FPGAシステムとCADの開発:動的再構成可能FPGAシステムをパラメタライズすることにより自動合成する手法を提案するとともに,そのシステムを対象としたスケジューリング手法を提案し,これらの有効性を示した.
2.ハードウェア/ソフトウェア協調合成CADツールの開発:2種類のレジスタファイルを持ったディジタル信号処理向けプロセッサのハードウェア/ソフトウェア協調合成手法,の開発を行った.ここでは特に,ハードウェア/ソフトウェア分割手法,面積/遅延見積り手法,並列Cコンパイラの開発を行った.また,連想メモリ(CAM)を対象としたハードウェア/ソフトウェア協調合成手法の開発を行った.
3.高位合成CADツールの開発:制御処理を主体としたハードウェアを対象とした高位合成CAD手法の開発を行った.ここでは特に,面積/遅延見積り手法,面積/遅延見積り最適化手法,合成時間に制約を与えたときに最良のリソースバインディング結果を与える手法の開発を重点的に行った.
4.レイアウト手法の開発:合成の最終工程であるレイアウト設計を対象として,上流レベルから面積/遅延を見積る手法,クロストークを考慮した手法を開発した.
5.FPGA応用:応用例として,動画像符号化アルゴリズムの高速化を考察した.

Research Products

• [Publications] 諏訪勝: "システムVLSIの動作合成におけるレイアウト面積・遅延見積もり手法"第13回回路とシステム(軽井沢)ワークショップ論文集. 125-130 (2000)
• [Publications] Tatsuhiko Wakui: "A Behavioral Synthesis System for Processors with Content Addressable Memories"Proc.Synthesis and System Integration of Mixed Technologies. 56-63 (2000)
• [Publications] Tingrong Zhao: "A High Performance Embedded Wavelet Video Coder"IEICE Trans.Fundamentals. E83-A・6. 979-986 (2000)
• [Publications] 家長真行: "制御処理ハードウェアの高位合成のための高速な面積/時間最適化アルゴリズム"情報処理学会DAシンポジウム2000論文集. 27-32 (2000)
• [Publications] 余傳達彦: "機能メモリを使用したプロセッサの面積/遅延見積り手法"電子情報通信学会VLSI設計技術研究会技術研究報告. VLD2000-83. 83-88 (2000)
• [Publications] 涌井達彦: "CAMプロセッサを対象とするハードウェア/ソフトウェア協調合成システム"電子情報通信学会VLSI設計技術研究会技術研究報告. VLD2000-83. 89-94 (2000)
• [Publications] Nozomu Togawa: "A Hardware/Software Partitioning Algorthm for Digital Signal Proceeor Cores with Two Types of Register Files"Proc.IEEE Asia-Pacific Conf.on Circuits and Systems (APCCAS2000). 544-547 (2000)
• [Publications] Nozomu Togawa: "CAM Processor Synthesis Based on Behavioral Descriptions"IEICE Trans.Fundamentals. E83-A・12. 2464-2473 (2000)
• [Publications] 香西伸治: "パラメータ付けされた動的再構成可能システムとその応用"電子情報通信学会VLSI設計技術研究会技術研究報告. VLD2000-114. 25-32 (2001)
• [Publications] 石飛貴志: "FPGAを用いた動的再構成可能システムを対象とするスケジューリング手法"電子情報通信学会VLSI設計技術研究会技術研究報告. VLD2000-115. 33-40 (2001)
• [Publications] 中村洋: "発見的算法と分枝限定法を用いた計算時間予測に基づくリソースバインディング手法"電子情報通信学会VLSI設計技術研究会技術研究報告. VLD2000-119. 17-24 (2001)
• [Publications] Yuichiro Miyaoka: "Area/Delay Estimaion for Digital Signal Processor Cores"Proc.of ASP-DAC 2001. 156-161 (2001)
• [Publications] 曽根原理仁: "RC等価回路に基づくクロストーク低減配線手法"情報処理学会システムLSI設計技術研究会研究報告. SLDM2001-100. 17-24 (2001)
• [Publications] 余田貴幸: "制御処理ハードウェアの高位合成システムにおける面積/遅延見積もり手法"情報処理学会システムLSI設計技術研究会研究報告. SLDM2001-100. 25-32 (2001)
• [Publications] 小田龍之介: "システムLSIを対象としたハードウェア/ソフトウェア分割システム"電子情報通信学会VLSI設計技術研究会技術研究報告. VLD2000. 37-42 (2001)
• [Publications] 野々垣直浩: "画像処理を対象としたPackedSIMD型命令セットを持つプロセッサのハードウェア/ソフトウェア協調合成"電子情報通信学会VLSI設計技術研究会技術研究報告. VLD2000. 31-36 (2001)