1998 Fiscal Year Annual Research Report

ニューロファジィのための新しいディジタル信号処理回路の開発

Research Project

Project/Area Number	10650349
Research Institution	Kumamoto National College of Technology
Principal Investigator	田畑亨熊本電波工業高等専門学校, 電子制御工学科, 教授 (20044456)
Co-Investigator(Kenkyū-buntansha)	上野文男熊本電波工業高等専門学校, 校長 (10040453)
Keywords	信号処理 / 冗長表現多進数 / 高速演算 / 複号処理 / CMOS構成 / 電流モード動作 / ファジィ処理演算 / SPICEシミュレーション
Research Abstract	桁数の非常に大きいバイナリデータをリアルタイムで高速演算処理するためのVLSI技術として、冗長性を有する数表現を用いることでけた上げの連鎖伝播遅延を解消できる並列処理演算方式を導入し、冗長表現多進数演算における新しい演算・復号のための高速処理機能を実現し、ニューロ、ファジィなどのアナログノンリニアな柔らかい入力信号を高速かつ高精度に処理する新しいディジタル信号処理回路の実現を目指した。本年度は、高基数化や非冗長2進数系への復号処理で優れた正の最小冗長表現多進PD(Positive Digit)数による加減算の基本算術演算アルゴリズムを確立した.また、CMOS構成による新しい高速並列処理加減算回路、5値4進PD数表現したファジィグレード間のファジィ演算・MAX/MIN演算回路などの実現を目指した. 具体的には、電流モードCMOS構成5値4進の正の最小冗長加算と補数加算を利用した減算を実現した.また、非冗長プロセッサとの接続が容易な、電圧モード2進化冗長6値4進並列処理加減算回路を実現し、桁上げ先見加算処理を用いた非冗長2進数復号アルゴリズムにより新しい復号回路を実現した.さらに、正の冗長表現された高基数多進数のファジィグレードを用いた電流モードファジィ演算処理回路の検討し、5値4進PD数の各桁論理値間の補数加算による判別処理とMAX/MIN演算回路と論理積、論理和、限界和、限界差、限界積などの基本ファジィ演算処理回路を実現した.実回路開発のためのレイアウトパターン設計のためのシステム環境を整備つつある。

Research Products
(6 results)

All Other

All Publications (6 results)

[Publications] Toru Tabata,Ueno Fumio and Takahiro Inoue: "Current-Mode CMOS-Based High-Radix Multiplier Using Minimum-Redundantly Represented Positive-Digit Number" Proc.of the 1998 International Technical Conference on Circuits/Systems,Computers and Communications. Vol.2. 1305-1308 (1998)
[Publications] Toru Tabata,Ueno Fumio and Takahiro Inoue: "CMOS-Based Decoding Circuit for Redundantly-Represented 2 to then Power Radix Positive Digit Numbers" Proc.of the 1998 International Symposium on Nonlinear Theory and its Application. Vol.2. 803-806 (1998)
[Publications] Toru Tabata,Ueno Fumio and Takahiro Inoue: "Current-Mode Fuzzy Operation Circuit Using Positive,Minimum Redundantly-Represented High-radix Number" Proc.of the 5th International Conference on Soft Computing. Vol.1. 97-100 (1998)
[Publications] Toru Tabata,Ueno Fumio and Takahiro Inoue: "Parallel Processing Addition and Subtraction Using Binary Coded Redundant Positive-Dighit Number Representation" Proc.of the 1998 IEEE Asia-Pacific Conference on Circuits and Systems. 639-642 (1998)
[Publications] 田畑亨、松本佳子、上野文男: "CMOS構成2進化冗長4進PD数加算回路" 平成10年度電気関係学会九州支部連合大会講演論文集. 110. 10 (1998)
[Publications] 田畑亨、松本佳子、上野文男: "冗長4進PD数の非冗長2進数への復号回路の構成" 平成10年度電気関係学会九州支部連合大会講演論文集. 110. 9 (1998)

1998 Fiscal Year Annual Research Report

ニューロファジィのための新しいディジタル信号処理回路の開発

Principal Investigator

田畑 亨 熊本電波工業高等専門学校, 電子制御工学科, 教授 (20044456)

Research Products

[Publications] Toru Tabata,Ueno Fumio and Takahiro Inoue: "Current-Mode CMOS-Based High-Radix Multiplier Using Minimum-Redundantly Represented Positive-Digit Number" Proc.of the 1998 International Technical Conference on Circuits/Systems,Computers and Communications. Vol.2. 1305-1308 (1998)

[Publications] Toru Tabata,Ueno Fumio and Takahiro Inoue: "CMOS-Based Decoding Circuit for Redundantly-Represented 2 to then Power Radix Positive Digit Numbers" Proc.of the 1998 International Symposium on Nonlinear Theory and its Application. Vol.2. 803-806 (1998)

[Publications] Toru Tabata,Ueno Fumio and Takahiro Inoue: "Current-Mode Fuzzy Operation Circuit Using Positive,Minimum Redundantly-Represented High-radix Number" Proc.of the 5th International Conference on Soft Computing. Vol.1. 97-100 (1998)

[Publications] Toru Tabata,Ueno Fumio and Takahiro Inoue: "Parallel Processing Addition and Subtraction Using Binary Coded Redundant Positive-Dighit Number Representation" Proc.of the 1998 IEEE Asia-Pacific Conference on Circuits and Systems. 639-642 (1998)

[Publications] 田畑 亨、松本佳子、上野文男: "CMOS構成2進化冗長4進PD数加算回路" 平成10年度電気関係学会九州支部連合大会講演論文集. 110. 10 (1998)

[Publications] 田畑 亨、松本佳子、上野文男: "冗長4進PD数の非冗長2進数への復号回路の構成" 平成10年度電気関係学会九州支部連合大会講演論文集. 110. 9 (1998)

田畑亨熊本電波工業高等専門学校, 電子制御工学科, 教授 (20044456)

[Publications] 田畑亨、松本佳子、上野文男: "CMOS構成2進化冗長4進PD数加算回路" 平成10年度電気関係学会九州支部連合大会講演論文集. 110. 10 (1998)

[Publications] 田畑亨、松本佳子、上野文男: "冗長4進PD数の非冗長2進数への復号回路の構成" 平成10年度電気関係学会九州支部連合大会講演論文集. 110. 9 (1998)