1998 Fiscal Year Annual Research Report
階層冗長構成法による超高集積ロボット制御ニューロプロセッサの構成
| Project/Area Number |
10650437
|
|---|
| Research Institution | Hachinohe Institute of Technology |
|---|
Principal Investigator |
苫米地 宣裕 八戸工業大学, 工学部, 教授 (70048180)
|
|---|
| Keywords | 階層冗長構成法 / 多次元サブシステム分割法 / 超高集積 / 歩留り改善 / ニューロプロセッサ |
|---|
| Research Abstract |
(1) 階層冗長構成法によるニューロプロセッサの冗長化設計
まず、本研究で提案している階層冗長構成法をVLSI/WSIシステムに適用した場合に歩留りがどのように改善されるか解析を行った。次に、本手法のニューロプロセッサへの適用を具体的に検討し、その結果、本手法によると、高速でかつ集積度の極めて高いニューロプロセッサが従来の手法に比較して非常に少ないオーバーヘッドで実現できる可能性があることを明らかにした。この研究成果を1998 1EEE Asia-Pacific Conference on Circuits and Systems (IEEEアジア太平洋地域E路とシステムに関る国際会議)に、"Hierarchical Redundancy Design for WSI Neuro-Processors"という題で投稿し採録された。平成10年11月24日〜11月27日、タイ国チェンマイ市において開催された同会議において研究発表を行った。
(2) 多次元サブシステム分割法によるVLVSI/WSIの歩留り向上効果の解析
これまで検討を行ってきたサブシステム分割による冗長VLSIの歩留り改善問題をまとめて、多次元サブシステム分割法という新しい概念の冗長化手法を提案した。研究成果を、電子情報通信学会論文誌に「多次元サブシステム分割冗長VLSI/WSIの歩留り特性」という題で投稿し、現在、査読中である。
|
