大規模科学技術計算を指向するメモリ混載型高性能マイクロプロセッサの研究

1998 Fiscal Year Annual Research Report

• Project/Area Number: 10680335
• Research Institution: The University of Tokyo
• Principal Investigator: 中村 宏 東京大学, 先端科学技術研究センター, 助教授 (20212102)
• Co-Investigator(Kenkyū-buntansha): 南谷 崇 東京大学, 先端科学技術研究センター, 教授 (80143684)
• Keywords: プロセッサアーキテクチュ / メモリ階層 / 科学技術計算

Research Abstract

本研究では、大規模科学技術計算の高速処理に必須な極めて高いメモリシステムのスループットを、集積度の向上を頼りにプロセッサチップ上のメモリを増やすことで確保する、メモリ混載型のマイクロプロセッサの実現を目指す。チップ上へ実装するメモリは、データのアロケーションとリプレースがハードウェアで制御される従来のキャッシュとは異なり、ソフトウェアでデータのアロケーションとリプレースが制御可能なメモリを用いることを提案する。
本年度は、量子色力学(Quantum Chromo Dynamics)の計算を対象に、提案手法の性能を評価した。この計算で扱うべきデータサイズは非常に大きいが、超並列計算機の上で処理することを想定するので、1プロセッサあたりのデータサイズは40MBとした。評価においては、浮動小数点演算能力:オンチップメモリスループット:オフチップメモリスループット=8:4:1と仮定した。その結果、まず、チップ上のメモリにアロケー卜されるデータを指定可能な場合と指定不可能な場合を比較すると、前者の場合にメモリを0.75MB用意するのと、後者の場合にメモリを2.25MB用意するのとでは性能が変わらず、両者ともチップ上の記憶が何も無い場合と比較して3割ほど性能が向上する。このことは、オンチップ記憶へ保持すべきデータを指定することで、オンチップ記憶を1.75MB減らすことが可能であること、及び全データを保持できない小容量のメモリでもチップ上へ実装することが有効であることを示している。次に、上記構成にアロケートのみならずリプレースも制御可能なメモリを1.5MB追加すると性能がさらに5割向上することがわかった。以上の結果より、量子色力学の計算ではデータのアロケーションとリプレースを指定可能なメモリをプロセッサチップ上に混載することの有効性が示された。
今年度は、スループットを元に評価を行ったが、実際に実装した場合の各演算・転送に要する時間(レーテンシ)を考慮に入れた詳細な評価、及びその他のアプリケーションにおける性能評価は次年度の課題である。

Research Products

• [Publications] 板倉憲一: "超並列計算機CP-PACSにおけるNPB Kernel CGの評価" 情報処理学会論文誌. 39・6. 1757-1765 (1998)
• [Publications] P.R.Panda: "Augmenting Loop Tiling with Data Alignment for Improved Cache Performance" IEEE Transactions on Computers. 48・2. (1999)
• [Publications] 近藤正章: "オンチップメモリを用いたHPCプロセッサの検討" 情報処理学会研究報告. HPC-75. 85-90 (1999)