高機能演算回路のためのハードウェア・アルゴリズムに関する研究

1998 Fiscal Year Annual Research Report

• Project/Area Number: 10680349
• Research Institution: Nagoya University
• Principal Investigator: 高木 直史 名古屋大学, 工学研究科, 教授 (10171422)
• Keywords: 算術演算 / ハードウェアアルゴリズム / VLSI / 加算 / 加算木 / 乗算 / べき乗算 / ノルム計算

Research Abstract

1. 乗算器に乗数変形機能を付加して高機能化し、テーブル参照による一つの係数の読み出しと、乗数変形を伴う1回の乗算により、演算数の種々の羃乗を効率よく行う手法を開発した。研究成果はIEE Transactions on Computersに掲載された。
2. 高機能演算回路においてしばしば現われる、入力が上位から順に時間差をもって到着する加算を高速に行う、ハードウェア量の少ない並列加算器のためのハードウェアアルゴリズムを開発した。研究成果はIEEE Transactions on Computersに掲載された。
3. 高機能演算回路に不可欠な高速乗算器のレイアウト問題が、グラフの線形配置問題に帰着できることを示し、カット幅最小の配置を求めるアルゴリズムを開発し、その計算量を明らかにした。研究成果はIEICE Transactions on Fundamentalsに掲載予定である。4. 3次元グラフィクス等でしばしば現われる3次元ベクトルのユークリッドノルムの計算のための減算シフト型のハードウェアアルゴリズムを開発した。研究成果は、14th SymposiumComputer Arithmeticで発表予定である。また、このアルゴリズムに基づくノルム計算回路を設計し、ハードウェア記述言語で記述し、シミュレーションを行う作業を進めている。
5. 以前から進めていた、暗号処理等において現れる長ビットの剰余除算のためのバイナリ法に基づくハードウェアアルゴリズムに関する研究成果がIEICE Transactions on Fundamentalsに掲載された。

Research Products

• [Publications] Naofumi Takagi: "Powering by a table look-up and a multiplication with cperand modification" IEEE Transactions on Computers. 47・11. 1216-1222 (1998)
• [Publications] Naofumi Takagi: "A high-speed reduced-size adder under Left-to-right input arricat" IEEE Transactions on Computers. 48・1. 76-80 (1999)
• [Publications] Naofumi Takagi: "Minimum cut linear arrangement of p-g dags for VLSI Layout of adder trees" IEEE Transactions on Fundomentals. E82-A・5. (1999)
• [Publications] Naofumi Takagi: "Digit-recurrence algorithm for computing Euclidcan norm of a 3-D vector" Proceedings of 14th Symosium on Computer Arithmetic. (1999)
• [Publications] Naofumi Takagi: "A VLSI algorithm for modular division based on the binary GCD algorithm" IEEE Transactions on Fundamentals. E82-A・5. 724-728 (1998)