1998 Fiscal Year Annual Research Report

遺伝的アルゴリズムアクセラレータを用いたVLSIレイアウト設計システムの開発

Research Project

Project/Area Number	10750248
Research Institution	Hiroshima University
Principal Investigator	小出哲士広島大学, 工学部, 助教授 (30243596)
Keywords	レイアウト設計 / 遺伝的アルゴリズム / 大規模集積回路 / VLSI CAD / 配置設計 / 配線設計
Research Abstract	本年度は以下における3つの事項について新たな研究成果を得ることができた。 1. 配線遅延を考慮した配置・配線アルゴリズムの開発配線設計に対しては、既に著者らが提案している配線遅延やクロストークに関する制約を考慮した配線手法を基に、クロストークノイズのモデル化の方法や配線処理中でのクロストーク制約の考慮方法について検討した。また、今後の微細化に対応したULSIに対する配置・概略配線手法の開発を行った。開発配置アルゴリズムでは、タイミング制約を考慮して、マクロブロックの配置を決定することが可能となった。また、開発した概略配線アルゴリズムでは、高性能なULSIチップを短期間で設計するために、階層的なアプローチにより早い段階で配線遅延や配線混雑度を予測し、最適化することが可能である。 2. 適応的遺伝的アルゴリズムに基づく配置アルゴリズムの開発著者らが提案している適応的遺伝的アルゴリズムを用いた配置(フロアプランニング)アルゴリズムを開発し、計算機上に実現し、シミュレーション実験によりその有効性を確認した。提案アルゴリズムでは、適応的アルゴリズムをフロアプランニング問題に適用するために、新たに6種類の交差手法を考案し、それらの有効性を検討した。今後は、3で述べるハードウェアシステム上に実装し、その評価を行う予定である。 3. 適応的遺伝的アルゴリズムのハードウェア化とシステムの構築著者らが提案している適応的遺伝的アルゴリズムのハードウェア化を行った。提案ハードウェアアルゴリズムは、新しく導入した個体の優劣を評価するエリート度に基づいて、アルゴリズムの実行中に各個体ごとに適応的に交差、突然変異、選択等の遺伝的操作を変更することができる。そのため従来のGAより良質の解を高速に得ることが可能である。現在、提案GAAをハードウェア記述言語Verilog-HDLを用いて設計し、レイアウト設計を行い、東京大学大規模集積システム設計教育研究センター(VDEC)においてチップを製造した。さらに、できあがったチップに対して、ハードウェアとソフトウェアインタフェースを作成し、今回購入したの高性能パーソナルコンピュータ上から操作できるように実装し、様々な組合せ最適化問題に対して適用し、GAAの評価を行った。

Research Products
(6 results)

All Other

All Publications (6 results)

[Publications] 八田浩一: "遺伝的アルゴリズムにおける交差手法の適応的選択の一手法" 電子情報通信学会論文誌(D). J81-D-I・7. 900-909 (1998)
[Publications] Tetsushi Koide: "A timing-driven global routing with pin assignment,block reshaping,and positiomming for building block layout" IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. E81-A・12. 2476-2484 (1998)
[Publications] Tetsushi Koide: "A timing-driven floorplanning algorithm with the Elmore delay model for building block layout" INTEGRATION,the VLSI journal. 27. 57-76 (1998)
[Publications] Takahiro Deguchi: "A performance-driven global routing algorithm with wire-sizing and buffer-insertion" Proc.of the IEEE Asia-Pacific Conference on Circuits and Systems. 1. 121-124 (1998)
[Publications] Koichi Hatta: "Solving the rectangular problem by an adaptive GA based on sequence-pair" Proc.of Asia and South Design Automation Conference. 1. 181-184 (1999)
[Publications] Shin'ichi Wakabayashi: "An LSI implementation of an adaptive genetic algorithm with on-the-fly crossover operator selection" Proc.of Asia and South Pacific Design Automation Conference. 1. 37-40 (1999)

1998 Fiscal Year Annual Research Report

遺伝的アルゴリズムアクセラレータを用いたVLSIレイアウト設計システムの開発

Principal Investigator

小出 哲士 広島大学, 工学部, 助教授 (30243596)

Research Products

[Publications] 八田浩一: "遺伝的アルゴリズムにおける交差手法の適応的選択の一手法" 電子情報通信学会論文誌(D). J81-D-I・7. 900-909 (1998)

[Publications] Tetsushi Koide: "A timing-driven global routing with pin assignment,block reshaping,and positiomming for building block layout" IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. E81-A・12. 2476-2484 (1998)

[Publications] Tetsushi Koide: "A timing-driven floorplanning algorithm with the Elmore delay model for building block layout" INTEGRATION,the VLSI journal. 27. 57-76 (1998)

[Publications] Takahiro Deguchi: "A performance-driven global routing algorithm with wire-sizing and buffer-insertion" Proc.of the IEEE Asia-Pacific Conference on Circuits and Systems. 1. 121-124 (1998)

[Publications] Koichi Hatta: "Solving the rectangular problem by an adaptive GA based on sequence-pair" Proc.of Asia and South Design Automation Conference. 1. 181-184 (1999)

[Publications] Shin'ichi Wakabayashi: "An LSI implementation of an adaptive genetic algorithm with on-the-fly crossover operator selection" Proc.of Asia and South Pacific Design Automation Conference. 1. 37-40 (1999)

小出哲士広島大学, 工学部, 助教授 (30243596)