1998 Fiscal Year Annual Research Report

画像処理向け組込みプロセッサのハードウェア/ソフトウェア協調設計手法に関する研究

Research Project

Project/Area Number	10750303
Research Institution	Waseda University
Principal Investigator	戸川望早稲田大学, 理工学部, 助手 (30298161)
Keywords	コンピュータ支援設計(CAD) / 組込みプロセッサ / ハードウェア / ソフトウェア協調設計 / ハードウェア / ソフトウェア分割 / ディジタル信号処理 / 画像処理 / コンパイラ
Research Abstract	本研究では平成10年度において,画像処理向け組込みプロセッサのためのハードウェア/ソフトウェア協調設計手法を構築するにあたり,ハードウェア部分の自動合成に関する研究を行った.特に,画像処理向け組込みプロセッサ内部における画像処理専用ハードウェアユニットに着目し,画像処理アプリケーションプログラム群によって専用ハードウェアユニットをどのように組み合わせ最適な構成を得るかという観点から,以下のようにこれを実現した. 1. 画像処理向けハードウェアユニットの構築画像処理向け組込みプロセッサに必要な画像処理専用ハードウェアユニットとして,並列アクセス可能複数メモリユニット,シングルサイクル乗加算演算器,アドレッシングユニット,ハードウェアルーピングユニット,ハードウェアリピートユニットを構築した.これらは,いずれもパラメータとしてビット幅,サイズを持ち,画像処理向けプロセッサが必要とするハードウェア構成に応じて,その構造を変化させることができる. 2. 画像処理向け組込みプロセッサのためのハードウェア/ソフトウェア協調設計環境の構築画像処理アプリケーションプログラム群と1.で挙げた専用ハードウェアユニットの適合性,整合性に関して評価し,その結果から,画像処理向け組込みプロセッサのためのハードウェア/ソフトウェア協調設計環境を考案し,プロセッサハードウェアの自動設計手法を確立した.これは,主に画像処理向け組込みプロセッサ専用コンパイラ系およびハードウェア/ソフトウェア分割系から構成される.本設計環境を計算機上に実現し,画像処理の要素技術となる2次元離散コサイン変換処理,ディジタルフィルタならびに行列計算等に適用した結果,アプリケーションプログラムに応じて,適当な画像処理向け組込みプロセッサのコア部分が合成されることカー認された.

Research Products
(5 results)

All Other

All Publications (5 results)

[Publications] 戸川望: "An FPGA layout reconfiguration algorithm based on global routes for engineering changes in system design specifications" IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. E81-A, 5. 873-884 (1998)
[Publications] 戸川望: "A fast scheduling algorithm based on gradual time-frame reduction for datapath synthesis" IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. E81-A, 6. 1231-1241 (1998)
[Publications] 戸川望: "Maple-opt:A performance-oriented simultaneous technology mapping, placement, and global routing algorithm for FPGAs" IEEE Trans.on Computer-Aided Design of Integrated Circuits and Systems. 17,9. 803-818 (1998)
[Publications] 戸川望: "A high-level synthesis system for digital signal processing based on data-flow graph enumeration" IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. E81-A, 12. 2563-2575 (1998)
[Publications] 戸川望: "A hardware/software partitioning algorithm for processor cores of digital signal processing" Proceedings of IEEE Asia and South Pacific Design Automation Conference. 335-338 (1999)

1998 Fiscal Year Annual Research Report

画像処理向け組込みプロセッサのハードウェア/ソフトウェア協調設計手法に関する研究

Principal Investigator

戸川 望 早稲田大学, 理工学部, 助手 (30298161)

Research Products

[Publications] 戸川 望: "An FPGA layout reconfiguration algorithm based on global routes for engineering changes in system design specifications" IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. E81-A, 5. 873-884 (1998)

[Publications] 戸川 望: "A fast scheduling algorithm based on gradual time-frame reduction for datapath synthesis" IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. E81-A, 6. 1231-1241 (1998)

[Publications] 戸川 望: "Maple-opt:A performance-oriented simultaneous technology mapping, placement, and global routing algorithm for FPGAs" IEEE Trans.on Computer-Aided Design of Integrated Circuits and Systems. 17,9. 803-818 (1998)

[Publications] 戸川 望: "A high-level synthesis system for digital signal processing based on data-flow graph enumeration" IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. E81-A, 12. 2563-2575 (1998)

[Publications] 戸川 望: "A hardware/software partitioning algorithm for processor cores of digital signal processing" Proceedings of IEEE Asia and South Pacific Design Automation Conference. 335-338 (1999)

戸川望早稲田大学, 理工学部, 助手 (30298161)

[Publications] 戸川望: "An FPGA layout reconfiguration algorithm based on global routes for engineering changes in system design specifications" IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. E81-A, 5. 873-884 (1998)

[Publications] 戸川望: "A fast scheduling algorithm based on gradual time-frame reduction for datapath synthesis" IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. E81-A, 6. 1231-1241 (1998)

[Publications] 戸川望: "Maple-opt:A performance-oriented simultaneous technology mapping, placement, and global routing algorithm for FPGAs" IEEE Trans.on Computer-Aided Design of Integrated Circuits and Systems. 17,9. 803-818 (1998)

[Publications] 戸川望: "A high-level synthesis system for digital signal processing based on data-flow graph enumeration" IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. E81-A, 12. 2563-2575 (1998)

[Publications] 戸川望: "A hardware/software partitioning algorithm for processor cores of digital signal processing" Proceedings of IEEE Asia and South Pacific Design Automation Conference. 335-338 (1999)