高速・低電力電流モード多値算術演算VLSI回路の試作

1998 Fiscal Year Annual Research Report

• Project/Area Number: 10780161
• Research Institution: Tohoku University
• Principal Investigator: 羽生 貴弘 東北大学, 大学院・情報科学研究所, 助教授 (40192702)
• Keywords: 2線相補信号 / 電流線形加算 / Signed-Digit数系 / しきい演算 / 差動対回路 / セルフチェッキング回路

Research Abstract

(1) 高速・低電力算術演算VLSIシステムの仕様化:
現在までに提案されている各種算術演算回路の性能について調査し、本研究のターゲットである「高速性、低電源電圧性、低消費電力性」の仕様化を行った。具体的には、0.5umCMOSデザインルールにおいて、各種電流モード多値基本回路の電源電圧、スイッチング速度、電力消費の依存関係について検討した。
(2) 高速・低電力電流モード多値算術演算回路の回路構成:
上記検討結果に基づき、電流モード多値基本回路の設計を行った。具体的には、2線式電流モード多値回路では、差動対回路における電圧振幅範囲を適切に設計するため、その前段回路である「比較回路」部の電源電圧を下げる方式を考案した。この結果、単一電源で電流モード多値回路を構成する場合と比較し、同じスイッチング速度を保ちながら、消費電力を軽減できることに成功した。また、この設計手法に基づき、電流モード多値算術演算回路に適合するSigned-Digit数系に基づく加算回路の構成を行った。
(3) チップ試作サービスによる高速・低電力流モード多値基本回路の試作:
上記回路設計と電子回路解析プログラムHSPICEによる性能評価の正当性を確認するため、チップ試作サービス(VDEC)によるチップ試作申し込みを行った。なお、試作チップは1999年7月頃となるため、来年度にこのチップの性能評価を行う予定である。
(4) 2線式電流モード多値集積回路の応用分野を検討:
高性能2線式電流モード回路の一応用例として、多値セルフチェッキング機能付き回路構成についても検討した。なお、この研究成果は、多値論理研究で最も有名な国際会議、1999 IEEE Internatinal Symposium on Multiple-Valued Logicにて1999年5月中旬に発表予定である。

Research Products

• [Publications] T.Hanyu: "Asynchronous Multiple-Valued VLSI System Based on Dual-Rail Current-Mode Differential Logic" Proc.of 1998 IEEE International Symposium on Multiple-Valued Logic. 28. 134-139 (1998)
• [Publications] 池 司: "セルフチェッキング機能を有するソース結合形電流モード多値論理システムの構成" 平成10年度電気関係学会東北支部連合大会予稿集. 315 (1998)
• [Publications] 池 司: "2線式電流モード回路を用いたセルフチェッキング多値VLSIシステム" 多値論理研究ノート. 21. 11-1-11-7 (1998)
• [Publications] T.Hanyu: "Self-Checking Multiple-Valued Circuit Based on Dual-Rail Current-Mode Differential Logic" Proc.of 1999 IEEE International Symposium on Multiple-Valued Logic. 29(to be published). (1999)