非同期式制御回路の設計支援環境に関する研究

1998 Fiscal Year Annual Research Report

• Project/Area Number: 10780167
• Research Institution: The University of Tokyo
• Principal Investigator: 桑子 雅史 東京大学, 先端科学技術研究センター, 助手 (20292766)
• Keywords: 非同期 / SDIモデル / 依存性グラフ / STG / 制御回路 / 論理設計 / 設計支援

Research Abstract

本研究ではSDIモデルに基づく非同期式制御回路の設計アルゴリズムを提案して、高速な非同期式制御回路を設計するための設計支援ツールの開発を目的とする。本年度は以下の成果が得られた。
1. 演算やレジスタ間転送処理の依存関係を有向グラフで表した仕様記述である依存性グラフからSDIモデルに基づく制御回路を設計する手法の概要を提案した。この設計手法は、依存性グラフに対して“SDI変換"の操作を行ない、グラフのノードを回路モジュールにマッピングしてSDI回路を得るものである。シミュレーションによって提案手法による速度性能向上について評価を行ない、既存手法に比較しての制御オーバーヘッドの低下は最大で47%であった。
2. 非同期式制御回路の仕様記述表現として多く研究されているSTGからSDIモデルに基づく制御回路を設計する手法の概要を提案した。この設計手法は、STGによる記述仕様からQDIモデルに基づく制御回路を設計する手法をベースとするものである。
データパス回路の遅延情報を利用して什様STGに因果関係を追加してQDIモデルに基づく回路を生成する。生成された回路の回路構造に着目して、遅延情報を考慮すると冗長と考えられる論理素子入力を削減する。これによりSDIモデルに基づく制御回路が得られる。シミュレーションによって提案手法による速度性能向について評価を行ない、既存手法に比較して約57%の制御オーバーヘッドの低下を確認した。

Research Products

• [Publications] 桑子雅史: "遅延情報に基づく非同期式制御回路の依存性グラフを利用した設計手法" 情報処理学会第58回全国大会講演論文集. 1. 43-44 (1999)
• [Publications] 桑子雅史: "遅延情報を利用した非同期式制御回路の設計方法に関する研究" 東京工業大学博士論文, 印刷中 (1999)