2001 Fiscal Year Annual Research Report
キュービックインテグレーション技術を用いたウェーハスケール並列処理システムの試作
| Project/Area Number |
11355015
|
|---|
| Research Institution | TOHOKU UNIVERSITY |
|---|
Principal Investigator |
小柳 光正 東北大学, 大学院・工学研究科, 教授 (60205531)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
羽根 一博 東北大学, 大学院・工学研究科, 教授 (50164893)
江刺 正喜 東北大学, 未来科学技術共同研究センター, 教授 (20108468)
中村 維男 東北大学, 大学院・工学研究科, 教授 (80005454)
宮川 宣明 富士ゼロックス(株), 総合研究所, 主幹研究員
栗野 浩之 東北大学, 大学院・工学研究科, 助教授 (70282093)
|
|---|
| Keywords | 3次元集積化技術 / 並列処理 / ウェーハレベルインテグレーション / システム オン チップ / ウェーハ張り合わせ技術 / メモリー / 半導体技術 / LSI集積化技術 |
|---|
| Research Abstract |
キュービックインテグレーション技術を用いたウェーハスケール並列処理システムを試作するためには3次元集積化プロセス技術の開発が最も重要である。そのため本年度は昨年度までの成果を踏まえて3次元集積化プロセス技術の最適化(1)を行った。さらにこの技術を用いて高性能並列処理システムを実現する3Dマイクロプロセッサー及び、3次元共有メモリーの試作(2)に成功した。
(1)3次元集積化プロセス技術の最適化
キュービックインテグレーションを実現するために3次元集積化プロセス技術の最適化を行った。昨年度まで最も問題であった埋め込み配線形成プロセスを埋め込み配線上部の形状、コンタクト位置を適正化することで改善した。このようなプロセス最適化を行って三層からなる3次元LSIの試作を行った。このようにキュービックインテグレーション技術の基本となる3次元集積化技術の確立に成功した。
(2)3Dマイクロプロセッサー及び、3次元共有メモリーの試作
昨年度に引き続き、メモリーを3層に積層化し相互に垂直配線で結合した3次元共有メモリーを試作し、メモリーの完全な動作を確認した。さらに本年度はウェーハスケール並列処理システムの中核的回路となるプロセッサーの上にメモリーを積層しプロセッサーとメモリーを多数の垂直配線でつないだ3Dマイクロプロセッサーを試作し、その良好な動作を確認した。以上により本研究課題が提案する並列処理システムが実現可能であることを実証した。
|
Research Products
(6 results)
-
[Publications] Mitsumasa Koyanagi, Yoshihiro Nakagawa, Hiroyuki Kurino, et al.: "Neuromorphic Vision Chip Fabricated Using Three-Dimensional Integration Technology"Proc. of the 2001 IEEE International Solid State Circuits Conference. 270-271 (2001)
-
[Publications] Y.Igarashi, T.Morooka, Y.Yamada, H.Kurino, M.Koyanagi et al.: "Filling of Tungsten Into Deep Trench Using Time-Modulation CVD Method"Ext. Abst. of the 2001 Int. Conf. on Solid State Devices and Materials. 34-35 (2001)
-
[Publications] T.Morooka, T.Nakamura, H.Kurino, M.Koyanagi, et al.: "Three-Dimensional Integration of Fully Depleted SOI Devices"Ext. Abst. of the 2001 Int. Conf. on Solid State Devices and Materials. 38-39 (2001)
-
[Publications] K-T.Park, T.Nakamura, K-W.Lee, H.Kurino, M.Koyanagi, et al.: "A WAFER-LEVEL THREE DIMENSIONAL CHIP STACKING TECHNOLOGY FOR HIGH-PERFORMANCE MICROELECTRONICS AND MEMS"Proc. of IPACK'01 The Pacific Rim/ASME Int. Electronic Packaging Technical Conference and Exhibition. (2001)
-
[Publications] 栗野浩之, 中川源洋, 李康旭, 中村共則, et al.: "三次元集積化技術を使ったビジョンチップ"社団法人 電子情報通信学会 信学技報. 101(85). 29-35 (2001)
-
[Publications] Hiroyuki Kurino, Yoshihiro Nakagawa, Mitsumasa Koyanagi et al.: "Biologically Inspired Vision Chip with Three Dimensional Structure"IEICE Transactions on Electronics. E84-C(12). 1712-1722 (2001)
