1999 Fiscal Year Annual Research Report
金属基板SOIを用いた超高精度高速アナログ集積回路の研究
| Project/Area Number |
11450117
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (B)
|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
小谷 光司 東北大学, 大学院・工学研究科, 助教授 (20250699)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
大見 忠弘 東北大学, 未来科学技術共同研究センター, 教授 (20016463)
|
|---|
| Keywords | SOI / 金属基板 / アナログ集積回路 / キンク効果 / オペアンプ |
|---|
| Research Abstract |
本研究は,我々が提案している金属基板SOIデバイス技術を,まったく新しくアナログ/デジタル融合集積回路に適用するものである。
(1)物理に基づくSOIデバイスの動作機構の詳細な解析
主にデバイスシミュレータを用いて,SOIデバイスの動作機構の解析を行った。高電界下のインパクトイオン化によるキンク効果や,パンチスルー現象によるドレイン抵抗の劣化等,SOIデバイスの高精度アナログ応用で特に問題となる現象を防止する為には,低ドレイン電圧でトランジスタを駆動する必要がある。相互コンダクタンスが最大値を示すあたりのドレイン電圧で駆動することにより,同時に高いドレイン抵抗が得られ,増幅器等に用いる場合に最適な条件であることが明らかになった。
(2)SOIデバイス動作解析に基づく高精度アナログ回路設計の研究
SOIデバイスの性能が最大限発揮でき,不安定効果が防止できる印加電圧範囲に安定にバイアスする回路構成について研究を行った。オペアンプを例に取り,(1)で得られた最適バイアス条件範囲で動作する回路を設計した。テレスコピック型のカスコード回路構成により,低ドレイン電圧駆動が実現できることを回路シミュレーションにより確認した。従来設計では,オペアンプ利得の周波数特性において低周波数領域でSOIデバイス特有の利得劣化が見られるが,今回設計した回路では,低周波数領域においても高い利得が得られることが明らかになった。
(3)SOIデバイス最適構造を実現する高精度デバイス製造技術の研究
SOIウェハのSOI/埋め込み酸化膜界面特性がデバイス特性に与える影響について実験的に検証した。SIMOX(酸素イオン打ち込み)法によるSOI基板は,固有のエネルギーレベルに局在する高密度の欠陥が生じていることをはじめて明らかにし,高精度アナログ応用には張り合わせ法によるSOI基板が必要であることを明らかにした。
|
-
[Publications] Takeo Ushiki: "Characterization of electrically active defects at SOI-BOX interface on high-dose SIMOX wafers"9th International Conference on Production Engineering. JSPE No.3. 567-572 (1999)
-
[Publications] Takeo Ushiki: "Effect of in-situ formed interlayer at Ta-SiO2 interface on performance and reliability in Ta-gate MOS devices"Extended Abstract of the 1999 international Conference on Solid State Devices and Materials. 178-179 (1999)
-
[Publications] Takeo Ushiki: "Evidence of energetically-localized trap-states at SOI-BOX interface in high-dose SIMOX wafers"1999 IEEE International SOI Conference. 48-49 (1999)
