コアベースシステムLSIの機能および性能の検証とテスト手法の研究

1999 Fiscal Year Annual Research Report

• Project/Area Number: 11450143
• Research Category: Grant-in-Aid for Scientific Research (B)
• Research Institution: Kyushu University
• Principal Investigator: 安浦 寛人 九州大学, 大学院・システム情報科学研究科, 教授 (80135540)
• Co-Investigator(Kenkyū-buntansha): 澤田 直 九州大学, 大学院・システム情報科学研究科, 助手 (70235464) ; 岩井原 瑞穂 九州大学, 大学院・システム情報科学研究科, 助教授 (40253538) ; 村上 和彰 九州大学, 大学院・システム情報科学研究科, 助教授 (10200263) ; 伊達 博 財団法人九州システム情報技術研究所, 研究員 ; 廣瀬 啓 九州大学, 大学院・システム情報科学研究科, 日本学術振興会特別研究員
• Keywords: テスト / システムLSI / コアベースシステム / BIST / 外部テスト / 性能テスト / CBET

Research Abstract

本研究では,システムLSIのための新しい設計検証と回路のテスト手法の確立を目指している.平成11年度は,コアの性能や機能を検証/テストするための理論的な枠組みの構築とBISTと外部テストを組合せた効率的なコアベースシステムLSIの機能検証/テスト手法の開発を中心に基礎的な検討を行った.
1.基本的なデータを取得するために試験用サンプル回路を組み込んだ試作チップを設計し,VDECにより試作して特性を測定する.この結果をもとに,コアの機能故障や性能を決定する要因をモデル化して,検証とテストのための基本モデルを構築した.
2.BISTと外部テストを組合せた効率的なコアベースシステムLSIの機能検証/テスト手法の開発のために,BISTと外部テストのテスト時の速度比の影響やBISTと外部テストの配合率に関する研究を行った.
3.製造段階での素子の遅延時間のばらつきが組合せ回路の遅延時間のばらつきにどのように影響を与えるかを検討する.製造ばらつきの統計データと回路の構成から回路全体の性能のばらつきを推定する理論を構築し,試作チップの測定データによりその妥当性を検証した.

Research Products

• [Publications] 杉原 真,他: "BISTと外部テストの組合せでのテスト時間の分析とコア・ベース設計のテスト時間最小化"電子情報通信学会技術研究報. (印刷中). (2000)
• [Publications] M.Sujigara,et al.: "Analysis and Minimization of Test Time in a Combined BIST and External Test Approach"Proc.of Design Automation and Test in Europe(DATE2000). (印刷中). (2000)
• [Publications] 溝口 大介,他: "遅延分布を用いたモデル化による性能見積もりに関する考察"2000年電子情報通信学会総合大会. (印刷中). (2000)