1999 Fiscal Year Annual Research Report
実行時プログラム再構成による投機的並列アーキテクチャの研究
Project/Area Number |
11480063
|
Research Category |
Grant-in-Aid for Scientific Research (B)
|
Research Institution | The University of Tokyo |
Principal Investigator |
平木 敬 東京大学, 大学院・理学系研究科, 教授 (20238348)
|
Keywords | 投機的実行 / 命令レベル並列性 / バイナリトランスレーション / 投機的メモリアクセス / オンチップマルチプロセッサ / スレッドレベル並列性 / 実行時プログラム再構成 / 並列処理 |
Research Abstract |
平成11年度は、研究の第一年度であり、一般化した実行時再構成アルゴリズムの構築とシミュレーションにおいては、先行研究で提案した、単純なループ構造プログラムの検出と解析アルゴリズムを拡張し、オブジェクトプログラムを対象としたバイナリトランスレーション方式の検討を行い、条件分岐構造、およびポインタを用いたオブジェクトプログラム内の並列性の自動的検出と投機実行を用いた実行メカニズムを検討した。更に、提案するアーキテクチャの性能評価を目的とした、シミュレータが開発中である。開発しているシミュレータは、要素プロセッサとして命令レベル並列性(ILP)を持ち分岐予測、レジスタリネーミング、out of order実行管理メカニズムなど、ILPを最大限活用するメカニズムを持つ。シミュレータでは要素プロセッサに、実行時プログラム再構成のためのメカニズム、投機的メモリ実行のためのメカニズムを付加することにより性能評価を行なう。 また、年度当初の研究計画と若干異なるが、上記バイナリトランスレーションを実現するためのバイナリトランスレータを作成し、様々な入力を用いて動作の確認を行った。 これらの研究結果を論文等にまとめ、後述の文献リストに示す外部発表を行った。
|
-
[Publications] 田中 清史,松本 尚,平木 敬: "軽いハードウェアによる分散共有メモリ機構"情報処理学会論文誌. 40,No.5. 2025-2036 (1999)
-
[Publications] Niwa,J.,Inagaki,T.,Matsumoto,T.,Hiraki,K.: "Evaluation of Compiler-Assisted Software DSM Schemes for a Workstation Cluster"Workshop on Innovative Architecture for Future Generation High Performance Processors and Systems. (1999)
-
[Publications] Niwa,J.,Matsumoto,T.,Hiraki,K.: "Comparative study of page-pased and segment-based software DSM Through compiler optimization"Conf.Supercomputing IEEE and ACM. (2000)
-
[Publications] Sasaki,S.,Matsumoto,T.,Hiraki,K.: "On the Schedulability Conditions on Partial Time Slots"Proceedings of 6th International Conference on Real-Time Computing Systems and Applications. 166-173 (1999)
-
[Publications] 高木 将通,松本 尚,平木 敬: "ソフトウェアシミュレータ上でのSPLASH-2ベンチマークの挙動に関する研究"情報処理学会研究報告 ARCH134-6. 99,No.67. 31-36 (1999)
-
[Publications] 新野 竜太,松本 尚,平木 敬: "拘束シリアルリンク結合に基づくアーキテクチャのボードレベルシミュレーション"情報処理学会研究報告 ARCH135-9. 99,No.100. 57-62 (1999)