2000 Fiscal Year Annual Research Report
マルチパス投機処理を行う大規模並列マイクロプロセッサ・アーキテクチャの研究
Project/Area Number |
11480066
|
Research Institution | The University of Tokyo |
Principal Investigator |
田中 英彦 東京大学, 大学院・工学系研究科, 教授 (60011102)
|
Co-Investigator(Kenkyū-buntansha) |
清水 修 東京大学, 大学院・工学系研究科, 助手 (20011182)
坂井 修一 東京大学, 大学院・工学系研究科, 助教授 (50291290)
|
Keywords | 大規模データパスプロセッサ / 計算機アーキテクチャ / マイクロプロセッサ / 命令レベル並列 / 投機実行 / マルチパス実行 / 分岐予測 / 値予測 |
Research Abstract |
本年度は大規模並列マイクロプロセッサ・アーキテクチャのさまざまな構成要素に関する詳細な検討を行い、基本となるモデルの設計を行った。また、性能評価を目的としたシミュレータの初期型を構築した。マルチパス投機処理で命令の属するパスを識別するタグの生成、管理方式を提案し、シミュレータに実装した。複数のフェッチ候補の管理と分岐予測確信度に基づく候補の選択方式を提案し、シミュレータに実装した。静的解析情報を利用し、1サイクルあたり最大32命令分のレジスタ・マップ変換を行う機構を提案し、論理レベルの回路設計を行った。クロスバ・スイッチ網の調停とデータ転送をパイプライン化し、低レイテンシで実行ユニットを接続する方式を提案し、シミュレータ実装した。レジスタファイルを分散化することで合計数千の物理レジスタを利用できる分散レジスタ構成と、分散レジスタ構成を利用したマルチパスの投機処理への物理レジスタ供給方式を提案した。状態記憶用メモリと論理回路をセル状に並べた機構により、解放された分散レジスタを検出する回収する方式を提案し、シミュレータに実装した。マルチパスの投機処理でメモリアクセスが参照違反を起こさないようにするため、ストア・バッファを分割して小規模の命令列毎に割り当てる方式を提案した。また、ストア・バッファの参照を高速化するため、ストア予約バッファによりパスに関わらずストア・データのあるアドレスを検査し、ヒットした場合のみ他のストア・バッファを参照する手法を提案した。
|
-
[Publications] 吉瀬謙二,坂井修一,田中英彦: "2レベル・ストライド値予測機構の可能性検討"情報処理学会論文誌. 41. 1340-1350 (2000)
-
[Publications] 辻秀典,坂井修一,田中英彦: "大規模データパスアーキテクチャの提案"情報処理学会計算機アーキテクチャ研究会報告. 139. 49-54 (2000)
-
[Publications] 安島雄一郎,坂井修一,田中英彦: "大規模データパスアーキテクチャの実行機構"情報処理学会計算機アーキテクチャ研究会報告. 139. 55-60 (2000)
-
[Publications] 塚本泰通,坂井修一,田中英彦: "大規模データパスアーキテクチャにおける命令ブロック構成の検討"情報処理学会計算機アーキテクチャ研究会報告. 139. 61-66 (2000)
-
[Publications] 入江英嗣,坂井修一,田中英彦: "大規模データパスアーキテクチャに適したロードストアユニット構成"情報処理学会計算機アーキテクチャ研究会報告. 140. 43-48 (2000)
-
[Publications] 高野直樹,坂井修-,田中英彦: "複数パス実行プロセッサのためのキャッシュメモリの提案"情報処理学会第61回全国大会. 1. 131-132 (2000)