2001 Fiscal Year Annual Research Report
マルチパス投機処理を行う大規模並列マイクロプロセッサ・アーキテクチャの研究
| Project/Area Number |
11480066
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
田中 英彦 東京大学, 大学院・情報理工学系研究科, 教授 (60011102)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
清水 修 東京大学, 大学院・情報理工学系研究科, 助手 (20011182)
坂井 修一 東京大学, 大学院・情報理工学系研究科, 教授 (50291290)
|
|---|
| Keywords | 大規模データパスプロセッサ / 計算機アーキテクチャ / マイクロプロセッサ / 命令レベル並列 / 投機実行 / マルチパス実行 / 分岐予測 / 値予測 |
|---|
| Research Abstract |
本年度は大規模データパス(VLDP)アーキテクチャの詳細な仕様を策定し、シミュレータによる評価を行った。大規模データパスアーキテクチャの特徴の1つである複数パス実行について、フェッチ効率を高めるため、シングルパスのみを重点的にフェッチするモードと、複数のパスをフェッチするモードを動的に切り替える機構を提案し、シミュレータに実装した。out-of-orderに発行される異なるパス間のロード/ストア命令の処理について、従来のロードストアキューを分割し、実装のスケーラビリティを高める手法を提案し、シミュレータに実装した。これらの提案を含め、昨年度までに検討してきた、複数パスフェッチ、複数パス管理、分散レジスタファイル、ロードストアユニット等の各要素技術を詳細化し、各モジュール間の信号線や、パイプライン動作のタイミング、保持ステートなどを決定した。また各モジュールを統合、調整し、アーキテクチャ仕様を策定した。
仕様に従い、サイクルベースで記述されたVLDP統合パイプラインシミュレータを作成した。また、命令セットの策定、機能シミュレータの作成、VLDPアセンブラの作成など、シミュレーション環境の整備を行った。
VLDPアセンブラで出力したVLDP実行バイナリを入力として、統合シミュレータを動作させ、アーキテクチャの評価、最適化を行った。
|
-
[Publications] 塚本 泰通, 安島 雄一郎, 坂井 修一, 田中 英彦: "大規模データパス・アーキテクチャにおけるフェッチ機構"情報処理学会 計算機アーキテクチャ研究会報告. 39. 25-30 (2001)
-
[Publications] 塚本 泰通, 坂井 修一, 田中 英彦: "大規模データパス・アーキテクチャにおけるリターンアドレス予測機構の検討"情報処理学会 計算機アーキテクチャ研究会報告. 144. 111-116 (2001)
-
[Publications] 高野 直樹, 坂井 修一, 田中 英彦: "大規模データパスプロセッサにおける複製法を用いたキャッシュシステムの提案"情報処理学会 計算機アーキテクチャ研究会報告. 144. 117-122 (2001)
-
[Publications] 季 盛穎, 坂井 修一, 田中 英彦: "VLDP Multipath Execution : Mechanism and Evaluation"情報処理学会 計算機アーキテクチャ研究会報告. 144. 105-110 (2001)
-
[Publications] 岩崎 慎介, 服部 直也, 飯塚 大介, 坂井 修一, 田中 英彦: "大規模データパスアーキテクチャのコード最適化に関する研究"情報処理学会 全国大会. (2002)
