再構成格子結合型マルチプロセッサ用自律再構成ネットワークの試作構築

2000 Fiscal Year Annual Research Report

• Project/Area Number: 11558032
• Research Institution: Japan Advanced Institute of Science and Technology
• Principal Investigator: 堀口 進 北陸先端科学技術大学院大学, 情報科学研究科, 教授 (60143012)
• Co-Investigator(Kenkyū-buntansha): 林 亮子 北陸先端科学技術大学院大学, 情報科学研究科, 助手 (30303332) ; 山森 一人 北陸先端科学技術大学院大学, 情報科学研究科, 助手 (50293395) ; 小林 広明 東北大学, 大学院・情報科学研究科, 助教授 (40205480) ; 井口 寧 北陸先端科学技術大学院大学, 情報科学センター, 助手 (90293406)
• Keywords: VLSI・ULSI技術 / 大規模VLSI再構成技術 / 超並列・超分散コンピュータ / 自律・分散・協調メカニズム / 自律再構成ネットワーク方式 / シラト・バイパス自律再構成

Research Abstract

多数のプロセッサを結合した超並列コンピュータが切望されている。膨大な数のプロセッサからなる超並列コンピュータは、冗長化回路アーキテクチャを用いて故障箇所の救済技術により耐故障性の高いシステムとして設計しなければならない。本研究は、自律再構成ネットワークの研究成果に基づき、格子結合を基本構造に用いた自律再構成可能な格子結合型ネットワークについて研究を行ってきた。その結果、従来手法より回路規模が少なくなり、再構成に要する時間の高速化も可能なアーキテクチャを提案できた。これらのシフト・バイパス自律再構成アルゴリズムのシステム再構成性能を検討した結果、従来の手法と同程度の性能が得られることがわかった。そこで、自律再構成可能な格子結合型マルチプロセッサの冗長アーキテクチャの研究を行い、故障回避・再構成可能なハードウェア方式の設計開発を行った。次に、VLSI実装を考慮した自律再構成可能格子結合型ネットワークを設計開発し、VHDLを用いてFPGA上に試作実装を実施した。その結果、VLSI実装に適した冗長構成法が可能であることを明かにした。

Research Products

• [Publications] 三浦康之,堀口進,V.K.Jain: ""階層型ネットワークTESHにおけるデッドロックフリー・ルーティング""情報処理学会 論文誌. Vol.41,No.5,. pp.1370-1378 (2000)
• [Publications] 川井雅之,井口寧,堀口進: ""超並列計算機向き相互結合網SRTにおける適応型ルーティング""情報処理学会 論文誌. Vol.41,No.7,. pp.2010-2017 (2000)
• [Publications] S.Horiguchi and T.Ooki,: ""Hierarchical 3D-Torus Interconnection Network","Proc.IEEE Int'l Symp.on Parallel Architectures,Algorithms and Networks (ISPAN'2000),IEEEE CS Press,. Richardson, TX, U.S.A.. pp.50-56, (2000)
• [Publications] T.Touyama, A.Takahashi and S.Horiguchi,: ""Optimal Location of High-Speed Facility in Heterogeneous Networks","Proc.IEEE Int'l Symp.on Parallel Architectures,Algorithms and Networks(ISPAN'2000),IEEEE CS Press,. Richardson, TX, U.S.A.. pp.246-251, (2000)
• [Publications] M.Fukushi and S.Horiguchi,: ""Self-Recontigurable Mesh Array System on FPGA","Proc.the IEEE International Symposium on Defect and Fault Tolerance in VLSI System, IEEE CS Press,. pp.240-248. (2000)
• [Publications] Y.Miura and S.Horiguchi,: ""A Deadlock-Free Routing for Hierarchical Interconnection Network : TESH","Proc.Int'l Conf.on HPC in Asia IEEE CS Press.Beijing, China,. pp.128-133, (2000)
• [Publications] H.Fujiwara,P.Piuri,J.C.Lo and S.Horiguchi, edited,: ""Proc.the IEEE International Symposium on Defect and Fault Tolerance in VLSI System""IEEE Computer Society Press, ISBN 0-7695-0719-0. (2000)