2001 Fiscal Year Annual Research Report
再構成格子結合型マルチプロセッサ用自律再構成ネットワークの試作構築
| Project/Area Number |
11558032
|
|---|
| Research Institution | Japan Advanced Institute of Science and Technology |
|---|
Principal Investigator |
堀口 進 北陸先端科学技術大学院大学, 情報科学研究科, 教授 (60143012)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
林 亮子 北陸先端科学技術大学院大学, 情報科学研究科, 助手 (30303332)
山森 一人 宮崎大学, 工学部, 助教授 (50293395)
小林 広明 東北大学, 情報シナジーセンタ, 教授 (40205480)
井口 寧 北陸先端科学技術大学院大学, 情報科学センター, 助手 (90293406)
|
|---|
| Keywords | 大規模VLSI再構成技術 / 超並列・超分散コンピュータ / 自律・分散・協調メカニズム / 自律再構成ネットワーク方式 / シフト・バイパス自律再構成 / 格子結合型ネットワーク |
|---|
| Research Abstract |
大規模メッシュアレイをWSIによりウェーハ上に集積し,高性能なシステムを実現するためには,欠陥PEを回避するための再構成手法が必要不可欠となる.大規模集積システムにおける再構成の問題点は,個々のPEの検査,メッシュアレイの再構成,および論理アレイの実現などに膨大な時間を要するということである.これらの問題に対し,近年,再構成そのものをハードウエアとしてシステムに埋め込み,自律的に高速に再構成するという自律再構成が注目されている.本研究の目的は,ハードウエア実装による自律再構成法の実装方式を確立し,高い再構成率を実現しつつ少ないハードウエア回路量で実装することである.そこで,冗長アプローチによる格子結合型ネットワークの再構成問題に対して,スイッチの近隣のPEが持つ欠陥情報のみを用いて,スイッチ自身が状態を変更することで制御を簡略化した自律再構成(BC)アルゴリズムを提案した.このBCアルゴリズムに関してシミュレーション実験を行い,グラフ理論に基づいた再構成方式や再帰手続きによる再構成方式と同程度の高い再構成率を実現できることを示した.また,再構成率のみだけでなく再構成に必要な処理時間,再構成後の最大接続距離などの多くの項目について,再構成に必要な冗長ハードウエア量を考慮しながら総合的に評価した。それらの議論に基づいて,FPGAを用いて自律再構成(BC)アルゴリズムを実現する格子結合型ネットワークの自律再構成試作システムの設計開発を行った。FPGAを用いた自律再構成ネットワーク試作システムを用いて,ハードウエアシステムの動作確認,再構成時間,再構成ネットワーク検証および回路規模の評価を行った.その結果,格子結合プロセッサネットワークのプロセッサ故障局所情報のみを用いた自律再構成方式は,比較的少ないハードウエア回路規模で再構成が可能、再構成に要する時間の高速化も可能となることを明らかにした.
|
-
[Publications] Xiaohong Jiang, S.Horiguchi: "A New Framework for Critical Area Estimate in VLSI"Journal of Systems and Architecture. (2002)
-
[Publications] Xiaohong Jiang, S.Horiguchi: "Statistical Skew Modeling and Clock Period Optimization of Wafer Scale H-tree Clock Distribution Network"IEICE Trans. on Information and Systems. (2001)
-
[Publications] Xiaohong Jiang, S.Horiguchi: "Statistical skew modeling for general clock distribution networks in presence of process variations"IEEE Trans. VLSI Systems. vol.9, No.5. 704-717 (2001)
-
[Publications] X.Jiang, M.R.Khandker, S.Horiguchi: "Nonblocking Optical MINs Under Crosstalk-free Constraint"2002 IEEE Workshop on High Performance Switching and Routing. 307-311 (2001)
-
[Publications] Y.Inoguchi, T.Matsuzawa, S.Horiguchi: "Cooling Scheme for 3D Stacked Mesh Array by Biased Shifting"Proc of IEEE High Performance Computing in Asia Conference. Goldcoast, Australia. 1-8 (2001)
-
[Publications] X.Jiang, M.R.Khandker, S.Horiguchi: "Upperbound for Blocking Probabilities of a Class of Optical MINs Under Crosstalk-free Constraint"2001 IEEE Workshop on High Performance Switching and Routing. 203-207 (2001)
-
[Publications] J.C.Lo, S.Horiguchi, edited: "IEEE Computer Society Press, ISBN 0-7695-0719-0(2001 Oct.)""Proc. the IEEE International Symposium on Defect and Fault Tolerance in VLSI System". 500 (2001)
