歪み系Siを用いたキャリアの高移動度化に関する基礎研究

1999 Fiscal Year Annual Research Report

• Project/Area Number: 11650010
• Research Institution: Tokyo Institute of Technology
• Principal Investigator: 山田 明 東京工業大学, 工学部, 助教授 (40220363)
• Co-Investigator(Kenkyū-buntansha): 岡本 保 東京工業大学, 量子効果エレクトロニクス研究センター, 助手 (80233378)
• Keywords: Si / ホットワイヤーセル / 低温エピタキシャル成長 / IV族混晶半導体 / 歪み

Research Abstract

Siデバイスの高速化は、微細化により押し進められてきた。しかしながら、サブミクロンオーダの加工技術が可能になった今、その限界も見え始めてきている。本研究では、このような背景の元、新たなSi系材料としてSi_<1-x>C_x、SiGeCなどIV族混晶半導体に注目した。特に、Si基板上へこれら半導体を堆積させる技術を確立し、歪みを応用した電子移動度の向上を目指している。本年度は、このような観点に基づいて、IV族混晶半導体を作製するための低温エピタキシャル成長技術を開発した。その結果、ホットワイヤーセル法を用いて、以下に示す成果が得られた。
1.ホットワイヤーセル法では、熱したタングステン・フィラメントにより原料ガスであるSiH_4が分解し、気相反応を通して、膜表面で膜形成種であるSiH_3と原子状水素が形成される。この手法を用いて、基板温度200℃において、Siのエピタキシャル成長を実現した。
2.ホットワイヤーセル法では、圧力により膜の結晶構造が変化する。圧力が5×10^<-4>Torrと低い場合にはアモルファス、0.015Torrと高い場合にはエピタキシャル膜が得られる。また、気相反応における解析から、表面のラジカル種の濃度は、圧力により大幅に変化することが示された。以上の結果から、Siの低温成長においては、成長表面におけるSiH_3ラジカルと原子状水素との濃度比が重要であるとの知見を得た。
3.Si_<1-x>C_x/Si歪みヘテロ接合系においては、Si_<1-x>C_x(x=0.03)の伝導帯のバンドが2つに分離すること、膜の面内方向に対して軽い有効質量を有する谷と、重い有効質量を有する谷のエネルギー的な分離が約0.1eVを達することを理論的に明らかにした。この時、軽い有効質量を有する谷の方がエネルギー的に低く、電子の占有確率が高い。
4.歪み系混晶膜の移動度を評価するためのモンテカルロ法によるシミュレーションプログラムを開発した。但し、現状では、Si膜しか解析できない。今後は、混晶系の膜が計算できるように改造していく予定である。

Research Products

• [Publications] T.Watahiki: "New Approach to Low Temperature Si Epitaxy by using Hot Wire Cell Method"J.Crystal Growth. (2000)
• [Publications] K.Abe: "Growth Mechanism during Si Epitaxy by Photo Chemical Vapor Deposition at Low Temperatures"Jpn.J.Appl.Phys.. 37. 3622-3627 (1999)