リコンフィギャラブル・コンピュータによる知的ロボット高度化の研究

2001 Fiscal Year Annual Research Report

• Project/Area Number: 11650358
• Research Institution: SHIZUOKA INSTITUTE OF SCIENCE AND TECHNOLOGY
• Principal Investigator: 玉真 昭男 静岡理工科大学, 理工学部, 教授 (90267865)
• Co-Investigator(Kenkyū-buntansha): 益田 正 静岡理工科大学, 理工学部, 教授 (10106891) ; 丹羽 昌平 静岡理工科大学, 理工学部, 教授 (30023287)
• Keywords: 画像処理 / ロータリーエンコーダ / 誤差計測 / FPGA / データフローマシン / 関数型言語 / RISCプロセッサ / 並列リダクション

Research Abstract

1.画像処理メニューの拡充と速度評価
・他の輪郭抽出アルゴリズムである、Laplacian法とPrewitt法に対応した回路を作成し、画像処理メニューの拡充を行った。
・256×256×8bの画像のRoberts法による輪郭抽出を例に取り、試作した画像処理ボードによるハードウェア処理とVC++6.0によるソフトウェア処理の速度比較を行った。ハード処理では、クロック50MHzでありながら7.7msとなり、Pentium IV、クロック2GHzのCPUによるソフト処理9.3msを凌ぐ高速性が得られることを確認した。
2.ロータリーエンコーダ用高精度誤差計測法
・クロック周波数を50MHzから100MHzに上げた誤差計測回路ボードを新たに開発し、従来の2倍の時間分解能を達成した。
・カウンタ法による誤差測定の限界周波数を5MHzから10MHzへと2倍高性能化した。
・誤差計測の一連の手順(基準エンコーダの速度制御、角度割り出し、被測定エンコーダの全目盛りの誤差測定)、及びこの繰返し回数等の測定スケジュールを指定すると、全測定を自動的に行う自動化プログラムを作成した。
3.データフローマシンアーキテクチャをもとにした並列リダクションマシン
・ロボットの各種処理の高速化のため,データフローマシンアーキテクチャを基にした並列プロセッサの研究を行っている。昨年度、高階関数が取り扱える関数型言語の並列リダクションを可能にするマシンPRM(Parallel Reduction Machine)を実現する方式を考案し,10万ゲートのFPGA(Field Programmable Gate Array)を2個搭載したPRMボードを開発した。
・設計した並列処理対応32ビットRISCプロセッサを2個のFPGAに書き込み、評価を行った結果,全てのテスト用高階関数において、正常に関数演算が行えることを確認した。

Research Products

• [Publications] 玉真昭男: "FPGAにより1チップ化したロータリーエンコーダ用高速誤差測定回路の開発"静岡理工科大学紀要. 第7巻. 117-129 (1998)
• [Publications] 玉真昭男: "画像処理回路ボードの試作と動的再構成実験"静岡理工科大学紀要. 第8巻. 99-109 (1999)
• [Publications] Teruo Tamama: "Design of an Error Measurement Circuit with PCI Interface for a Rotary Encoder Calibration System and its Implementation on a Field Programmable Gate Array"Automation and Test in Europe Conference, User Forum. Paris2000. 295-295 (2000)
• [Publications] 玉真昭男: "データフローマシン・アーキテクチャに基づいた32ビットRISCプロセッサの設計と試作"静岡理工科大学紀要. 第9巻. 157-173 (2001)
• [Publications] 国持良行: "FPGAによる並列リダクションの実現方式に関する研究"静岡理工科大学紀要. 第10巻. (2002)