2000 Fiscal Year Annual Research Report

ハードウエア記述言語指向型アナログ/デジタル混合信号マルチレベル回路シミュレータ

Research Project

Project/Area Number	11650409
Research Institution	Shizuoka University
Principal Investigator	浅井秀樹静岡大学, 工学部, 教授 (40175823)
Keywords	ハードウエア記述言語 / アナログ / デジタル混合信号 / マルチレベル回路シミュレータ / 電磁界シミュレーション / FDTD法 / 伝送線路シミュレータ / 時間領域マクロモデル / モデル・リダクション
Research Abstract	昨今のアナログIC技術の向上や回路動作の高速化に伴う高周波成分の解析には,従来の集中定数系での扱いだけでは不充分となり,今後,分布定数系や伝送線路の解析技術の開発が重要になる.標準的な時間領域シミュレータによる分布定数系の高精度な解析では,伝送線路を小さな集中定数系の集合としてモデル化するため,非現実的な解析コストが要求される. 一方,近年のカスタム,セミカスタムLSIは,アナログ/デジタル混載型が多く,また,対象回路規模の肥大化により,設計システム全体を詳細に検証することは不可能に近く,それ故,最終的には,分布定数系を効率的に扱え,且つ,設計システム全体の解析を実行するために,機能ブロックの動作モデルを陽的に扱えるアナログ/デジタル混合信号マルチレベルシミュレータが不可欠となることは明らかである.このような背景から,本研究では,機能ブロックの動作モデルを陽的に扱うことのできるハードウエア記述言語指向型のアナログ/デジタル混合信号対応型マルチレベルシミュレータの開発を目指した.本年度の成果は,以下のようである. 1)FDTD法に基づく3次元形状対応型の電磁界シミュレーションの検討及びその実装を試みた. 2)配線の時間領域マクロモデル合成システムを開発した. 3)周波数領域モデルをアナログハードウエア記述言語によりモデル化し,時間領域シミュレーションを可能とした. 以上のことにより,機能ブロック毎に詳細シミュレーションから動作レベルシミュレーションまでを扱え,また,ブロック毎の要求精度に対応可能な高速マルチレベルシミュレータの実現に近づいた.

Research Products
(6 results)

All Other

All Publications (6 results)

[Publications] Takayuki Watanabe: "Synthesis of Time-Domain Models for Interconnects Having 3-D Structure Based on FDTD Method"IEEE Trans.on Circuits and Systems-II : Analog and Digital Signal Processing. Vol.47 No.4. 302-305 (2000)
[Publications] 浅井秀樹: "伝送線路回路網解析等に関する最近の話題."エレクトロニクス実装学会実装CAE研究会研究報告. CAE00-2. 7-14 (2000)
[Publications] 宮下裕文: "配線分割手法を用いたFDTD法の高速化とマクロモデルの合成"電子情報通信学会信学技報. CAS2000-18 VLD-2000-27. 131-136 (2000)
[Publications] 鈴木兼一: "Verilog-A記述を用いたバックプロパゲーションアルゴリズムのモデル化とシミュレーション"電子情報通信学会信学技報. CAS2000-35 VLD2000-44. 107-112 (2000)
[Publications] Masaya Suzuki: "A Synthesis Technique of Time-Domain Interconnect Models by MIMO Type of Adaptive Least Square Method"IEEE Proc.9th Topical Meeting on Electrical Performance of Electronic Packaging. 233-236 (2000)
[Publications] Takayuki Watanabe: "Acceleration Technigues for Synthesis amd Analysis of Time-Domain Models of Interconnects Using FDTD Method"IEICE Trans.Fundamentals. Vol.E84-A No.1. 367-371 (2001)

2000 Fiscal Year Annual Research Report

ハードウエア記述言語指向型アナログ/デジタル混合信号マルチレベル回路シミュレータ

Principal Investigator

浅井 秀樹 静岡大学, 工学部, 教授 (40175823)

Research Products

[Publications] Takayuki Watanabe: "Synthesis of Time-Domain Models for Interconnects Having 3-D Structure Based on FDTD Method"IEEE Trans.on Circuits and Systems-II : Analog and Digital Signal Processing. Vol.47 No.4. 302-305 (2000)

[Publications] 浅井秀樹: "伝送線路回路網解析等に関する最近の話題."エレクトロニクス実装学会実装CAE研究会研究報告. CAE00-2. 7-14 (2000)

[Publications] 宮下裕文: "配線分割手法を用いたFDTD法の高速化とマクロモデルの合成"電子情報通信学会信学技報. CAS2000-18 VLD-2000-27. 131-136 (2000)

[Publications] 鈴木兼一: "Verilog-A記述を用いたバックプロパゲーションアルゴリズムのモデル化とシミュレーション"電子情報通信学会信学技報. CAS2000-35 VLD2000-44. 107-112 (2000)

[Publications] Masaya Suzuki: "A Synthesis Technique of Time-Domain Interconnect Models by MIMO Type of Adaptive Least Square Method"IEEE Proc.9th Topical Meeting on Electrical Performance of Electronic Packaging. 233-236 (2000)

[Publications] Takayuki Watanabe: "Acceleration Technigues for Synthesis amd Analysis of Time-Domain Models of Interconnects Using FDTD Method"IEICE Trans.Fundamentals. Vol.E84-A No.1. 367-371 (2001)

浅井秀樹静岡大学, 工学部, 教授 (40175823)