分岐予測と投機的実行に関する研究

1999 Fiscal Year Annual Research Report

• Project/Area Number: 11680351
• Research Institution: Nagoya University
• Principal Investigator: 島田 俊夫 名古屋大学, 工学研究科, 教授 (60252251)
• Keywords: 分岐予測 / 投機的実行 / マイクロプロセッサ / 高速化

Research Abstract

分岐方向の偏りを利用し破壊的競合を低減する分岐予測方式
競合が発生しても予測精度を大きく低下させない新しい予測機構を提案した。この方法はパターン履歴テーブルを2つに分離し、分岐方向の偏りが同一の分岐を一方のテーブルにのみマッピングすることにより、破壊的な競合を無害な競合に変換する。その結果、従来のgshareと比較して、約8Kバイトのハードウェア・コストにおいて、0.05〜0.89%予測精度が向上することを確認した。この予測精度の改善により、プロセッサの性能は今日のスーパースカラ・マシンにおいて平均7.19%、より広い命令発行幅とより深いパイプラインを持つ将来のスーパースカラ・マシンにおいて平均14.6%速度が向上することを確認した。
遺伝的アルゴリズムを用いた分岐予測機構設計
分岐予測精度を向上させるためには、分岐の挙動をより深く解析し、その結果をマッピング関数にフィードバックすることが必要である。本研究ではこれを遺伝的アルゴリズムを用いて自動化する方法を提案した。2レベル予測機構の枠組を利用し、遺伝的アルゴリズムの適用範囲を限定し、自動生成を行った。本手法により生成された分岐予測機構はgshare予測機構と比較して0.5%の性能向上が得られた。
2レベル表構成の導入による分岐先バッファの容量削減
分岐先アドレスは分岐先バッファ(BTB)を用いて予測する手法が一般的だが、.高い予測成功率を得るためにはBTBに多くのエントリ数が必要となりハードウェア量が大きくなる。我々は、2レベル表構成をBTBに採用することにより、分岐先アドレス予測成功率をほとんど低下させることなく分岐先アドレス部のハードウェア量を約49%削減することができた。さらにFaginが提案したタグ部のハードウェア量削減手法を適用することにより、全体のハードウェア量を約38%削減することができた。

Research Products

• [Publications] 野口良太 他4名: "遺伝的アルゴリズムを用いた分岐予測機構設計"計測自動制御学会論文集. 35・11. 1496-1504 (1999)
• [Publications] 野口良太 他4名: "分岐方向の偏りを利用し破壊的競合を低減する分岐予測方式"情報処理学会論文誌. 40・5. 2119-2131 (1999)
• [Publications] Ryotaro Kobayashi 他4名: "An On-Chip Multiprocessor Architecture with a Non-Blocking Synchronization Mechanism"Proceeding of 5th EUROMICRO Conference. 432-440 (1999)
• [Publications] 山田祐司 他3名: "2レベル表構成の導入による分岐先バッファの容量削減"Proceeding of JSPP'99. 103-110 (1999)
• [Publications] Ryotaro Kobayashi 他3名: "COOL ChipsII '99"Proceeding of COOL ChipsII '99. 267-267 (1999)