2000 Fiscal Year Annual Research Report
DSP用リターゲッタブルコンパイラのコード生成アルゴリズムに関する研究
| Project/Area Number |
11680355
|
|---|
| Research Institution | Osaka University |
|---|
Principal Investigator |
石浦 菜岐佐 大阪大学, 大学院・工学研究科, 助教授 (60193265)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
山内 仁 岡山県立大学, 情報工学部, 助手 (10275373)
|
|---|
| Keywords | リターゲッタブルコンパイラ / DSP / ディジタル信号処理 / 組込みプロセッサ / 協調設計 |
|---|
| Research Abstract |
本研究では,DSP(digital signal processor)用のリターゲッタブルコンパイラのための,コード生成アルゴリズムに関する研究を行った.
本年度は,前年度開発したマッピングのアルゴリズムに基づき,コンパイラの試作と評価を行なった.
コンパイラの試作に関しては,スタンフォード大学で開発されたSUIF,および京都大学/九州大学で開発されたValen-Cをフロントエンドとして,1)命令・演算器選択2)バインディング,3)スケジューリング,4)コード生成/圧縮を行う部分を作成した.
プログラムは,複数のアルゴリズムのバージョンを差し替えて実行できるよう工夫した.評価実験は,G.723.1音声処理用プロセッサとG.723.1処理を記述したCプログラムを用いて,処理速度,コード品質の評価を行った.使用できる演算器数やレジスタ数,バス幅等が異る3通りのデータパスに対してコード生成を試みた.いずれも現実的な時間でコード生成を行うことができた.データパス構成により実行命令数は変化するが,演算器数を増やしてもデータ転送パスを確保しなければ必ずしも性能は向上しないことなどが判明し,本コンパイラは応用プログラムに適したデータパス構成を探索に利用できる可能性があるとの知見を得た.
|
-
[Publications] Mizuki Takahashi,Nagisa Ishiura Akihisa Yamada,Takashi Kambe: "Thread Composition Method for Hardware Compiler Bach Maximizing Resource Sharing among Processes"IEICE Trans. Fundamentals. E83-A巻12号. 2456-2463 (2000)
-
[Publications] Tatsuo Watanabe,Nagisa Ishiura: "Register Constraint Analysis to Minimize Spill Code for Application Specific DSPs"IEICE Trans. Fundamentals. E84-A巻6号(採録決定). (2001)
-
[Publications] Nagisa Ishiura,Tatsuo Watanabe Masayuki Yamaguchi: "A Code Generation Method for Datapath Oriented Application Specific Processor Design"Proc.Workshop on Synthesis and System Integration of Mixed Technologies (SASIMI 2000). 71-78 (2000)
-
[Publications] Tatsuo Watanabe,Nagisa Ishiura: "Minimization of Spill Code Insertion by Register Constraint Analysis for Code Generation for Application Specific DSPs"Proc.International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC 2000). 953-956 (2000)
