超高性能VLSIの論理設計とテスト方式に関する研究

1999 Fiscal Year Annual Research Report

• Project/Area Number: 11694168
• Research Category: Grant-in-Aid for Scientific Research (B)
• Research Institution: Kyushu Institute of Technology
• Principal Investigator: 笹尾 勤 九州工業大学, 情報工学部, 教授 (20112013)
• Co-Investigator(Kenkyū-buntansha): 梶原 誠司 九州工業大学, 情報工学部, 助教授 (80252592)
• Keywords: VLSI / テスト生成 / 故障検査 / 遅延故障 / BDD / 論理設計

Research Abstract

本研究は,超高速動作が要求されるVLSIの論理設計方式とテスト方式の開発が目的である.本年度は,そのようなVLSIの実現に必要な,論理回路の遅延故障に対するテスト対象パスの選択技術についての研究を行った.論理回路のパス数は回路規模に対して指数関数的に増大する場合があり,テスト不要なパスを多く含む場合も多い.そこで,回路の動作速度に影響を与える可能性が高いパスを選択し,パス遅延故障のテスト生成に適用する手法を提案した.パス選択では,論理回路を部分パスに分解し,二つの部分パスの活性化条件の矛盾によりテスト不要パスを識別する.この手法の特徴はパス数が非常に多い回路でも高速にテスト不要パスを計算可能なことであり,本研究では,従来手法では処理できなかった乗算器のような回路でも提案手法によりテスト不要なパスの判定が可能となることを示した.さらに,テスト不要パスの解析では,部分パスで表される有向グラフをエッヂグラフに変換し,解析精度を高める手法も提案した.また,テスト不能パスの情報から,回路内の各信号線について,その信号線を含む最も遅延時間の大きなパスを選択する手法も開発した.各ゲートに対して最大遅延を与えるパスをテストすれば,テスト対象とならなかったパスに遅延故障がある場合も,本手法で選択されるパスのテストで検出できることが多いと考えられる.このパス抽出手法とテスト生成システムを合わせたシステムを開発し,パス遅延故障に対して高い有効性を持つテストパターンを生成するシステムを実現した.

Research Products

• [Publications] 市原 英行: "テスト数制限下でのテスト生成手法について"電子情報通信学会論文誌D-1. J98-D-1・7. 861-868 (1999)
• [Publications] 梶原 誠司: "論理回路における遅延テスト不要パスの高速導出法"電子情報通信学会論文誌D-1. J98-D-1・7. 888-896 (1999)
• [Publications] Hafiz Md.Hasan Babu: "Representations of multiple-output functions using binary decision diagrams for characteristic functions"IEICE Trans,Fundamentals. E82-A・11. 2398-2406 (1999)
• [Publications] Hafiz Md.Hasan Babu: "Time-division multiplexing realizations of multiple-output functions based on shared multi-terminal multipe-valued decision diagrams"IEICE Trans,Information and Systems. E82-D・5. 925-932 (1999)
• [Publications] 井口 幸洋: "入力の一部が不明である場合の論理関数のハードウェアを用いた評価法"電子情報通信学会論文誌. J82-D-1・7. 834-842 (1999)
• [Publications] T.Sasao: "Switching Theory for Logic Synthesis"Kluwer Academic Publishers. 362 (1999)