2000 Fiscal Year Annual Research Report
超高性能VLSIの論理設計とテスト方式に関する研究
| Project/Area Number |
11694168
|
|---|
| Research Institution | Kyushu Institute of Technology |
|---|
Principal Investigator |
笹尾 勤 九州工業大学, 情報工学部, 教授 (20112013)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
梶原 誠司 九州工業大学, 情報工学部, 助教授 (80252592)
|
|---|
| Keywords | VLSI / テスト生成 / 故障検査 / 遅延故障 / BDD / 論理設計 |
|---|
| Research Abstract |
LSI中のフリップフロップ間に生じるタイミング的な故障には,セットアップエラーを生じる故障とホールドエラーを生じる故障の2通りがある.従来提案されているディレイ故障テスト手法は,すべてセットアップエラーをテストする手法であった.しかし,LSIの品質を保証するためにはホールドエラーを生じる故障をテストも必要である.今年度の研究では.ホールドエラーを生じる「ショートパスディレイ故障」に対するテスト手法を提案した.まずホールドエラーのメカニズムを考察することによって新しい故障モデルの提案を行い.次に従来のディレイ故障におけるパス活性化条件と比較しながら,ショートパスディレイ故障におけるパス活性化手法を考察した.さらに,テスト生成手法の一例としてノンロバストテストに対するテスト生成手法を提案し,ベンチマーク回路に対するテスト生成実験を行った.その結果,ショートパスディレイ故障はパス上のゲート数が少ないため,テスト生成に成功する割合が多いことがわかった.また今年度の研究において,タイミング的な故障のテストが不能なパ論理回路中のパス判定の効率化手法についての研究も実施した.論理回路のネットリストをエッジグラフに変換し,エッジグラフで表された論理回路に過去に提案した部分経路活性化手法を適用することで,テスト不能パスの判定能力を向上できる.ISCASのベンチマーク回路に対する実験では,従来手法と比較して約2%程度の判定能力向上であったが,パス数の多い回路では2%の判定能力向上でも,判定されるパスの絶対数は非常に大きく,テスト生成を効率化するための有効性を示すことができた.
|
-
[Publications] Hafiz Md.Hasan Babu: "Heuristics to minimize multiple-valued decision diagrams"IEICE Trans.Fundamentals. E83-A・12. 2498-2504 (2000)
-
[Publications] Hideyuki Ichihara: "On Processing Order for Obtaining Implication Relations in Static Learning"IEICE Trans.Info.and Syst.. E83-D・10. 1908-1911 (2000)
-
[Publications] 浅川毅: "トランジション故障を検出するBIST指向テストパターン発生回路"電子情報通信学会論文誌D-I. J84-D-I・2. 165-172 (2001)
-
[Publications] 井口幸洋: "決定グラフに基づく論理関数の評価システム"電子情報通信学会論文誌D-I. (採録決定). (2001)
-
[Publications] 梶原誠司: "最小テスト集合でテスト可能な加算器について"情報処理学会論文誌. (採録決定). (2001)
