1999 Fiscal Year Annual Research Report
| Project/Area Number |
11750287
|
|---|
| Research Institution | Shizuoka University |
|---|
Principal Investigator |
小川 覚美 静岡大学, 電子工学研究所, 助手 (40252168)
|
|---|
| Keywords | カレントコンベア / 電流モード信号処理 / CMOS集積回路 |
|---|
| Research Abstract |
本研究は、広帯城、高精度AB級CMOSカレントコンベアを1.2μm COMSプロセスで集積化し、その特性を評価し、実用可能なカレントコンベアを実現することを目的として行われている。今年度は、広帯域であり、フィールドバック・ループを用いて電流入力端子の入力インピーダンスを下げることにより高精度化を図るAB級CMOSカレントコンベアの構成を提案し、回路シュミレータHSPICEを用いてシミュレーションを行った。カレントコンベアを1.2μm CMOSプロセスで集積化することによって200MHz以上の帯域が得られ、電流入力端子の入力インピーダンスが0.2Ωとなるシミュレーション結果が得られた。これは、これまでに提案されている構成と比較して入力インピーダンスは1/10程度と小さくなる良好な結果である。回路設計後、cadenceのCADツールを用いてICレイアウト設計を行った。現在はICレイアウト設計結果から実際ICを製作するために、その試作をVDEC(VLSI Design and Education Center)に依頼している。ICの試作完了は平成12年6月末の予定である。今後は、試作されたICの特性を評価するとともに、現在の電源電圧5Vでの動作性能を劣化させることなく、低電源電圧動作可能で低消費電力化が期待できるカレントコンベアの構成についても検討する。
|
