Bi-COMS技術によるエネルギーリサイクル論理回路の効果的な実現方法

1999 Fiscal Year Annual Research Report

• Project/Area Number: 11750295
• Research Institution: Kumamoto University
• Principal Investigator: 佐々木 守 熊本大学, 工学部, 助教授 (70235274)
• Keywords: 断熱論理回路 / 低消費電力 / Bi-COMS技術

Research Abstract

エネルギーリサイクル技術(断熱技術)による論理回路と従来のCOMS論理回路とのエネルギー消費の比較式をクロック周波数、製造技術および情報処理量を等しいとして解析的に導いた。その結果、断熱技術の特徴であるクロック周波数が低くなる場合に有利になることに加えて、負荷容量が小さくなると、断熱論理回路はCMOS論理回路に対して相対的にエネルギー消費が小さくなることがわかった。そこで、負荷容量の減少が見込めるパストランジスタ論理回路と断熱技術を組み合わせた新しい論理回路を実現した。
また、上記解析結果は理想的な断熱動作が実現できた場合を仮定しているが、従来の断熱論理回路では、トランジスタのしきい電圧が非理想動作を引き起こしていた。そこで、ブーストラップ技術を導入して、しきい電圧による非理想動作の影響を極めて小さくできる論理回路の構成法を提案した。1.2um COMS製造プロセスを仮定して回路設計を行い、回路解析プログラムSPICEを用いて、上記解析結果および提案回路の性能を確認した。仮定した製造プロセスでは、1MHzのクロック周波数でCMOS論理回路に対して1/50の低消費エネルギーが実現できる見通しを得た。
さらに、実際的なスケーリング則に当てはめて、微細化した場合のエネルギーに対する効果を考察した。その結果、スケーリング係数kに対して、CMOS論理回路に対する相対的なエネルギー消費がスケーリング係数kの3/2乗のオーダーで小さくなることがわかった。上記シュミレーション結果と合わせて考えると、0.25um製造プロセスで実現した場合、20MHzのクロックを使用した場合でも、従来のCMOS論理回路に対して、1/200程度の消費エネルギーで動作することが期待できる。