1999 Fiscal Year Annual Research Report
学習機能を含むパルス駆動型ハードウェアニューラルネットワークの開発
Project/Area Number |
11750334
|
Research Institution | Oita University |
Principal Investigator |
肥川 宏臣 大分大学, 工学部, 助教授 (10244154)
|
Keywords | ニューラルネットワーク / パルスニューロン / オンチップ学習 / バックプロパゲーション / DDFS / ハードウェア / FPGA |
Research Abstract |
従来のパルスニューラルネットワークの問題点を改善したニューロンとシナプス乗算器の開発を行い,学習機能付き多層ニューラルネットワークをハードウェアとして実装し,実験により動作の確認を行った. ニューロンについては,ニューロンの活性化関数を改善するために,活性化パルス数が抑制パルス数より大きい場合に出力パルスを生成する多数決回路によるニューロンを提案している.さらに,多数決回路に累積回路を付加することにより活性関数の傾きを可変できるようにしている.従来のパルスニューラルネットワークでは,シナプス荷重の値が-1〜+1の範囲に制限されてしまう問題があったが,ニューロンの関数の傾きを急峻にすることで,この問題を解決することができる. シナプス乗算器については,1つの入力周波数から任意の周波数を正確に生成することができるDirect Digital Frequency Synthesizer(DDFS)を用いた.提案するニューロンと従来のシナプス乗算器,DDFSによるシナプス乗算器による実験を行った結果,DDFSシナプス乗算器と組合わせることにより,活性化関数の傾きの可変範囲をより広くできることを確認した.また,DDFSを用いた場合のニューロンの活性化関数は理論値とよく一致していた. 提案するニューロン,シナプス乗算器を用いて,学習機能付き多層ニューラルネットワークをField Programmable Gate Array(FPGA)を用いて,ハードウェアとして実装した.学習回路は,バックプロパゲーションアルゴリズムをパルス信号により動作する回路として実装を行った.簡単な論理関数等の学習実験,2次元図形の学習実験を行い,動作の確認を行った.
|
Research Products
(4 results)
-
[Publications] 佐藤和雄,肥川宏臣: "On-Chip Learning for Pulse Mode Neural Network with Multiple Output"Proceedings of 1999 IEEE ISPACS'99. 73-76 (1999)
-
[Publications] 肥川 宏臣: "周波数変調パルスと多数決ニューロンによる学習機能付き多層ニューラルネットワーク"電子情報通信学会論文誌. Vol.J82-A,No.7. 1005-1015 (1999)
-
[Publications] 肥川 宏臣: "An Efficient Pulse Mode Multilayer Neural Network"Proceedings of 1999 IEEE ISPACS'99. Vol.5. 367-370 (1999)
-
[Publications] 肥川 宏臣: "Frequency-Based Multilayer Neural Network with On-Chip Learning and Enhanced Neuron Charactersitics"IEEE Transactions on Neural Networks. Vol.10,No.3(印刷中). 545-533 (1999)