2012 Fiscal Year Annual Research Report
高精度にギャップ長が制御されたナノギャップ電極を用いた分子デバイスの実現
| Project/Area Number |
11J08966
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
加納 伸也 東京工業大学, 大学院・総合理工学研究科, 特別研究員(DC1)
|
|---|
| Keywords | 単電子トランジスタ / ナノギャップ / 無電解金メッキ / 金ナノ粒子 / 自己組織化単分子膜 / 単分子メモリ / ポルフィリン / ボトムアップ手法 |
|---|
| Research Abstract |
平成23年度までに我々はボトムアップ手法を用いた単電子デバイスや単分子デバイスの実現を目標として、STMを用いることにより、1.8nmのコア粒径を有する塩基性有機分子に保護された金ナノ粒子が室温クーロンプロッケードを示すことや、金属錯体ポルフィリン誘導体分子が室温単分子メモリ効果を示すことを明らかにしてきた(S.Kano, et al., Appl.Phys.Express,3 105003(2010), S.Kano, et al., Ampl.Phys.Lett.100 053101(2012).)。
平成24年度はまず、ボトムアップSETの室温動作や量子情報素子への応用に向けた、SETの素子抵抗の低減に取り組んだ。SETの素子抵抗は理想的には量子化抵抗の数倍の数百kΩが理想であるが、従来のアルカンチオール分子保護金ナノ粒子を用いた場合、SET素子の抵抗値は数百MΩから数GΩであった。今回、保護基をアルカンジチオール分子に変え、化学結合に起因する抵抗値の低減をねらった。その結果、作製できた素子はアルカンチオール分子保護Auナノ粒子を使用した場合と比較して、抵抗値が数MΩに低減された。高周波測定を行う上で、SETの素子抵抗の低減は重要である。
次に、室温でメモリ現象を示す金属錯体ポルフィリン誘導体分子を、無電解金メッキされたナノギャップ電極間に導入し、固体基板上において室温単分子メモリ動作を示した。固体基板上においても室温単分子メモリ動作を示すことは、単分子デバイスを実用化するという観点で重要である。
また、昨年度行った、英国ケンブリッジ大学への海外渡航の成果であるSET特性における金ナノ粒子の量子化準位の詳細観察についての論文が、ACSNano誌に掲載された。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
金属錯体ポルフィリン誘導体と無電解メッキされたナノギャップ電極とを組み合わせ、固体基板上における室温単分子メモリを示した。単電子トランジスタの室温動作と2入力論理回路動作およびインバータ回路作製は、現在鋭意取り組んでいる状況である。
|
| Strategy for Future Research Activity |
引き続き、機能性有機分子とナノギャップ電極を用いた分子デバイスの実現をめざし研究を行っていく。より小さな金ナノ粒子を導入することで室温動作する単電子トランジスタを作製し、回路動作への応用をめざしていく。また、平成25年度は、英国ケンブリッジ大学キャベンディッシュ研究所に長期渡航し、平成23年度の海外渡航で得られた研究結果を元に、金ナノ粒子の量子化準位を利用した量子情報素子の作製にも取り組んでいく。
|
-
-
-
-
-
-
-
-
-
[Presentation] 無電解金メッキ表面のSTM観察2012
Author(s)
川本慎, 武下宗平, Victor Serdio, 加納伸也, 東康男, 寺西利治, 真島豊
Organizer
2012年秋季第73回応用物理学会学術講演会
Place of Presentation
愛媛 愛媛大学
Year and Date
2012-09-11
-
-
