超高速瞬時処理アーキテクチャ

2001 Fiscal Year Annual Research Report

• Project/Area Number: 12044206
• Research Institution: The University of Tokyo
• Principal Investigator: 南谷 崇 東京大学, 先端科学技術研究センター, 教授 (80143684)
• Co-Investigator(Kenkyū-buntansha): 中村 宏 東京大学, 先端科学技術研究センター, 助教授 (20212102)
• Keywords: 非同期式パイプライン / カスケードALUアーキテクチャ / 多重並列演算方式 / 事象駆動原理 / メモリアーキテクチャ / SCIMA / 非同期式ライブラリ / ダブルバッファDDL

Research Abstract

1.超高速瞬時処理を実現するVLSIアーキテクチャとして、非同期事象駆動原理に適したカスケードALU方式を提案しており、本年度は、プロセス微細化と性能向上との関係を検討・評価した。そして、ALU数を増加させてもALU間の実効的なデータ転送長を一定にできる、新しいALU間データパス構成方式と命令発行機構を提案した。評価の結果、この方式により、一般にプロセス微細化の際に問題となるデータ転送の配線長増加が性能を抑えてしまう問題を解決できることがわかった。また、最新のテクノロジにおける性能の見積りを行うため、非同期事象駆動原理において重要となる基本素子ライブラリを0.13umルールを用いて実現した。さらに、瞬時処理アーキテクチャを実現する回路構成として、ダブルバッファ構成のDDL回路を用いた非同期式パイプラインを提案し、評価を行った。その結果、従来の非同期式パイプラインよりも高いスループットを容易に実現できることがわかった。
2.知的瞬時処理に適したメモリアーキテクチャとしてプロセッサチップ上にアドレス指定可能な主記憶を搭載するものを提案している。今年度はこのアーキテクチャをレジスタトランスファレベルで設計し、VDECの0.35umライブラリを用いてスイッチレベルまで合成した。その結果提案するアーキテクチャは従来のキャッシュメモリアーキテクチャと比べ、面積増加は殆どなく周波数に与える影響も小さいことがわかった。また、今後の技術動向を踏まえ、外部メモリのレーテンシが増えバンド幅が狭くなった場合の評価も行い、その場合の性能低下が、提案するアーキテクチャでは従来のキャッシュメモリアーキテクチャに比べ格段に抑えられることがわかった。さらに、外部メモリへのアクセス頻度が抑えられるため、消費電力の観点からも有利であることもわかった。

Research Products

• [Publications] 小沢 基一: "Cascade ALUアーキテクチャにおける性能スケーラビリティの評価"「知的瞬時処理複合化集積システム」公開シンポジウム. Mar.. (2002)
• [Publications] 近藤 正章: "SCIMAにおける性能最適化手法の検討"情報処理学会研究会論文誌HPS. 42. 37-48 (2001)
• [Publications] 大根田 拓: "SCIMAにおけるメモリアクセス制御機構の検討"情報処理学会計算機アーキテクチャ研究会. ARC144-29. 165-170 (2001)
• [Publications] 藤田 元信: "ソフトウェア制御オンチップメモリのための最適化コンパイラの構想"情報処理学会計算機アーキテクチャ研究会. ARC-146. 31-36 (2002)
• [Publications] 大根田 拓: "SCIMAにおけるメモリアクセス機構の設計と評価"情報処理学会計算機アーキテクチャ研究会(HOKKE2002). ARC-147. 79-84 (2002)
• [Publications] M.Fujita: "The Standard SpecC Language"Proc. of ISSS2001. Oct.. 37-48 (2001)
• [Publications] N.Hosaka: "Comparison of Methods for Probe Design"Genome Informatics 12. Dec.. 449-450 (2001)
• [Publications] 今井 雅: "遅延情報を利用した非同期式VLSI設計の一手法の提案"電子情報通信学会技術研究報告. Nov.. 51-56 (2001)
• [Publications] 宮沢 義幸: "非同期式VLSI設計用CADシステムの提案"電子情報通信学会VLSI設計技術研究会. May.. 9-14 (2001)
• [Publications] Hiroshi Saito: "Design of Asynchronous Controllers with Delay Insensitive Interface"Proc. of ASP-DAC/VLSI Design. Jan.. 93-98 (2002)
• [Publications] Metehan Ozcan: "Generation and Verification of Timing Constraints for Fine-Grain Pipelined Asynchrounous Data-Path Circuits"Proc. of ASYNC2002. Apr.. (2002)