システムLSI向けカスタム化可能IPコアのアーキテクチャおよび設計支援技術の開発

2001 Fiscal Year Annual Research Report

• Project/Area Number: 12358002
• Research Institution: Kyushu University
• Principal Investigator: 村上 和彰 九州大学, 大学院・システム情報科学研究院, 教授 (10200263)
• Co-Investigator(Kenkyū-buntansha): 岩井原 瑞穂 京都大学, 大学院・情報学研究科, 助教授 (40253538) ; 松永 裕介 九州大学, 大学院・システム情報科学研究院, 助教授 (00336059) ; 安浦 寛人 九州大学, 大学院・システム情報科学研究院, 教授 (80135540) ; 富山 宏之 (財)九州システム情報技術研究所, 第1研究室, 研究員 ; 澤田 直 九州大学, 大学院・システム情報科学研究院, 助手 (70235464)
• Keywords: システムLSI / IPコア / 設計支援技術 / 設計最適化 / 低消費電力化 / 計算機アーキテクチャ / HW / SWコデザイン / 動的最適化

Research Abstract

本研究では,システムLSI向けの「コアベース設計法」の確立を目的として,「カスタム化可能IPコア」のアーキテクチャ,設計法,カスタム化支援技術,等に関する研究を行っている。3年計画の2年目に当たる本年度は,主に以下の研究を遂行した。
1.カスタム化可能プロセッサ・コア・アーキテクチャの開発:カスタム化可能IPコアとしてプロセッサ自身,および,プロセッサを補完するコプロセッサの2種類を対象として,それらをカスタム化可能としたアーキテクチャならびにカスタム化支援技術を開発した。具体的には,(i)データパス巾およびメモリパス巾を設計時にカスタム化可能なプロセッサ,および,そのための設計支援ツール,(ii)機能ユニットの性能および消費電力をプログラムのコンパイル時ないし実行時にカスタム化可能なプロセッサ,および,そのためのコンパイラ技術およびランタイムソフトウェァ技術,(iii)実現すべき機能をプログラムのコンパイル時にカスタム化可能としたコプロセッサ,および,そのためのコンパイラ技術を開発した。
2.カスタム化可能メモリ・コア・アーキテクチャの開発:カスタム化可能IPコアとしてシステムLSI内のメモリを対象として,それらをカスタム化するための技術を開発した。具体的には,(i)プログラムを格納する命令ROMを圧縮する際に性能および消費電力のトレードオフを取る技術,(ii)同じく命令ROMに格納する命令の符号化法を命令のビット・パタンの出現頻度に応じてカスタム化することで消費電力を低減する技術,等を開発した。
3.オブジェクト・コードを動的に書き換える技術の開発:プロセッサ・コアおよびメモリ・コアをプログラムの実行に動的にカスタム化する場合,それに応じてプログラム(オブジェクト・コード)も動的に変更する必要がある。これを可能とする動的バイナリ書き換え(DBT)技術を開発した。

Research Products

• [Publications] T.Okuma et al.: "Software Energy Reduction Techniques for Variable Voltage Processors"IEEE Design & Test of Computers. 18・2. 32-41 (2001)
• [Publications] 門前 淳 ほか: "Byte Pair符号化を用いた命令ROM圧縮"電子情報通信学会技術研究報告. VLD. 1-6 (2001)
• [Publications] Y.Cao et al.: "A System-level Energy Minimization Approach Using Datapath Width Optimization"Proc. of International Symposium on Low Power Electronics and Design (ISLPED'O1). 231-236 (2001)
• [Publications] K.Inoue et al.: "Dynamic Tag-Check Omission : A Low-Power Instruction Cache Architecture Exploiting Execution Footprints"Proc. of Workshop on Power Aware Computer Systems (PACS'02). 15-22 (2001)
• [Publications] K.Inoue et al.: "Omitting Cache Look-Up for High-Performance, Low-Power Microprocessors"IEICE Transactions on Electronics. E85-C・2. 279-287 (2002)
• [Publications] K.Inoue et al.: "Trends in High-Performance, Low-Power Cache Memory Architectures"IEICE Transactions on Electronics. E85-C・2. 304-314 (2002)