次世代MOSFETゲート用高誘電率材料の系統的探索と物性制御

2001 Fiscal Year Annual Research Report

• Project/Area Number: 12450121
• Research Institution: Tokyo Institute of Technology
• Principal Investigator: 徳光 永輔 東京工業大学, 精密工学研究所, 助教授 (10197882)
• Co-Investigator(Kenkyū-buntansha): 大見 俊一郎 東京工業大学, 大学院・総合理工学研究科, 助教授 (30282859)
• Keywords: 高誘電率材料 / ゲート絶縁膜 / MOSFET / ゾルゲル法 / 分子線蒸着法 / HfO_2 / La_2O_3

Research Abstract

本研究では、SiO_2換算膜厚(EOT)が2nm以下となる次世代MOSFET用のゲート絶縁膜を高誘電率材料を利用して実現することを目的としている。前年度は、基礎的な知見を得るためにZrO_2およびSrZrO_3をゾルゲル法で作製した。今年度は、目標とするEOTを達成するため、超高真空中での分子線蒸着(MBD)法により、ZrO_2,、HfO_2、La_2O_3、Pr_2O_3等、様々な材料の成膜を行った。HfO_2ではEOT1.5nm、Pr_2O_3では1.3nmが得られたが、リーク電流は10^<-3>8160161O^<-4>A/cm^2程度であった。またLa_2O_3では、小さいEOTとリーク電流を両立できる結果が得られた。約8nmのLa2_O_3膜をMBD法によりSi(100)基板上に250-400℃の基板温度で成膜し、400-600℃のポストアニールを行ったところ、成膜条件、アニール条件により得られる結果は異なるが、最も小さいEOTで0.88nmと1nmを下回る結果が得られた。しかもリーク電流は10^<-4>A/cm^2と比較的小さい。また、EOT1.26nmの試料では、リーク電流が10^<-9>A/cm^2台と非常に小さな値が得られた。今回得られたLa_2O_3の結果は世界最高水準のデータである。今後は、La_2O_3で懸念される吸湿性の問題を検討するとともに、La_2O_3とHfO_2の2つに材料を絞り、MBDならびに新たに気相成長技術(CVD)を導入して、次世代の高誘電率ゲート絶縁膜の成膜を行う。

Research Products

• [Publications] E.Tokumtsu, T.Suzuki: "Use of High-k La_2O_3 Layers in the MFMIS Applications"Materials Research Society, Fall Meetings. Paper C2.4.. (2001)
• [Publications] S.Ohmi, C.Kobayashi, K.Aizawa, S.Yamamoto, E.Tokumitsu, H.Ishiwara, H.Iwai: "High quality Ultrathin Lg_2O_3 Films for High-k Gate Insulator"31st European Solid-State Device Research Conference. (2001)
• [Publications] S.Ohmi, C.Kobayashi, E.Tokumitsu, H.Ishiwara, H.Iwai: "Low Leakage Lg_2O_3 Gate Insulator Film with EOTs of 0.8-1.2nm"2001 International conference on Solid State Devices and Materials. (2001)
• [Publications] E.Tokumitsu, K.Okamoto, H.Ishiwara: "Low Voltage Operation of Nonvolatile Metal-Ferroelectric-Metal-Insulator-Semiconductor (MFMIS)-Field-Effect-Transistors(FETs) Using Pt/SrBi_2Ta_2O_9/Pt/SrTa_2O_6/SiON/Si Structures"Jpn. J. Appl. Phys.. Vol.40 Part 1, No.4B. (2001)
• [Publications] 徳光永輔: "酸化物エレクトロニクス(分担):アドバンスト エレクトロニクスI-22"培風館. 43 (2001)