自律再構成可能な布線論理による汎用並列計算機構とその応用に関する研究

2000 Fiscal Year Annual Research Report

• Project/Area Number: 12450152
• Research Institution: Kyoto University
• Principal Investigator: 中村 行宏 京都大学, 情報学研究科, 教授 (60283628)
• Co-Investigator(Kenkyū-buntansha): 泉 知論 京都大学, 情報学研究科, 助手 (30303887) ; 尾上 孝雄 京都大学, 情報学研究科, 助教授 (60252590)
• Keywords: リコンフィギャラブル・ロジック / プログラマブル・ロジック / 並列計算 / 回路設計 / 論理関数表現 / 動的資源割当 / CAD

Research Abstract

本研究では、処理内容に応じて、動的かつ自律的にハードウェア構造を変え得る非ノイマン型の新しい超並列計算機構ならびにその設計技術の研究・開発を行った。当該計算機構の鍵となる電子デバイスの開発を行い、また、当該計算機構上に所望の機能を構成するための、運用方式の検討ならびに実装技術の研究開発を行った。
電子デバイスの開発に関しては、可変な論理回路となる機構とそれを制御する機構の二重構造を採用した。それぞれの機能を検討、実際のLSIとして設計し、VDEC(大規模集積回路設計教育センター)において試作を行った。
本デバイスは、小規模な回路群の非同期的協調動作により、大域配線による動作速度の頭打ちを回避することを目指している。可変論理部分は、小規模な組み合わせ論理を実現するために特化した構造を提案した。
実装技術の研究開発に関しては、所望の機能を可変論理部分上に実装する手法の提案を行った。論理関数表現、関数表現生成手法、埋め込み手法について、可変論理部分の構成と同時に検討し、デバイスに適した実装技術を開発した。
運用方式の検討に関しては、動的かつ自律的なハードウェア運用のために必須のモデルである、二次元領域の動的割当て問題や動的経路確保問題を取り上げ、その管理機構を提案し、回路として設計した。

Research Products

• [Publications] T.Izumi,Y.Nakamura, et al.: "Array-Based Mapping Algorithm of Logic Functions into Plastic Cell Architecture"Proc.Workshop of Synthesis And System Integration of MIxed Technologies. 1. 91-98 (2000)
• [Publications] D.Murakami,T.Izumi,T.Onoye,Y.Nakamura: "A Hardware Algorithm of Dynamic Area Allocation to Circuits for Plastic Cell Architecture"Proc.Euromedia Conference. 1. 85-89 (2000)
• [Publications] 筒井弘,泉知論,尾上孝雄,中村行宏 他: "LUTアレイ型PLDの設計と論理関数の埋め込み手法"DAシンポジウム論文集. 1. 21-26 (2000)
• [Publications] 杉本成範,中村行宏 他: "LUTアレイ型PLDの設計と試作"VDEC LSIデザイナーフォーラム資料集. 1. 38-41 (2000)
• [Publications] T.Izumi,Y.Nakamura, et al.: "Array-Based Mapping Algorithm of Logic Functions into Plastic Cell Architecture"IEICE Trans.Fundamentals. E83-A. 2538-2544 (2000)