• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2000 Fiscal Year Annual Research Report

超高密度鞍型CMOSトランジスタの電子伝導制御

Research Project

Project/Area Number 12555102
Research InstitutionHiroshima University

Principal Investigator

角南 英夫  広島大学, ナノデバイス・システム研究センター, 教授 (10311804)

Co-Investigator(Kenkyū-buntansha) 芝原 健太郎  広島大学, ナノデバイス・システム研究センター, 助教授 (50274139)
横山 新  広島大学, ナノデバイス・システム研究センター, 教授 (80144880)
Keywords鞍型トランジスタ / 電界集中 / 漏洩電流 / 鞍型ゲート / 局所酸化法 / 不純物濃度依存酸化 / プラズマドーピング / 側壁ドーピング
Research Abstract

本研究の目標たる鞍型MOSトランジスタには、トレンチ素子分離構造が不可欠である。この構造では、トランジスタチャネル幅方向の端部でシリコンにエッジが生じ、電界集中が起こる。まず、基本的な解析式でこの電界集中の大きさを見積もった。エッジの曲率半径が1nmのときは10nmに比べて、しきい電圧が0.5V小さくなり、結果としてソース・ドレイン間漏洩電流が4桁増す。
この電界集中を抑制するには、本質的にエッジ部が生じないようにする必要があり、それを実現するプロセスを提案し、試作した。その骨子は不純物濃度依存酸化を利用して、トレンチ部に埋めた多結晶シリコン上に厚く酸化膜を形成する方法であり、現在トランジスタを試作中である。
一方、鞍型トランジスタには、鞍部を跨ったゲートが必要である。このゲートを従来の強い方向性を持ったドライエッチングで形成するのは極めて困難であり、シリコンの局所酸化法(LOCOS法)を利用して三次元的にゲートを形成する方法を考案した。
まず、平面で検証した結果、実現の見通しが得られた。このLOCOS法ではパッド酸化膜を薄く、シリコン窒化膜を厚くすることにより、より端部が垂直に近く形成されるが、実験した範囲では端部が下地面となす角度は60度が限界であった。この限界を踏まえて、鞍型トランジスタのゲート形成を目指す。
さらに、鞍型トランジスタの実現には、鞍型ソース・ドレインの形成が必要であり、この鞍型の側壁に不純物を添加しなければならない。このためにはドーピングの方向性を持たないプラズマドーピング技術が最適と判断している。現在、装置を組み上げ中である。

  • Research Products

    (1 results)

All Other

All Publications (1 results)

  • [Publications] 高瀬明浩: "LSI素子分離におけるエッジ効果の低減"第61回応用物理学会学術講演会・講演予稿集. 第2分冊. 782 (2000)

URL: 

Published: 2002-04-03   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi