2000 Fiscal Year Annual Research Report
決定グラフに基づく論理シミュレーション・エンジンの開発
Project/Area Number |
12558030
|
Research Institution | Kyushu Institute of Technology |
Principal Investigator |
笹尾 勤 九州工業大学, 情報工学部, 教授 (20112013)
|
Co-Investigator(Kenkyū-buntansha) |
井口 幸洋 明治大学, 理工学部, 助教授 (60201307)
梶原 誠司 九州工業大学, 情報工学部, 助教授 (80252592)
|
Keywords | BDD / 論理シミュレータ / 設計検証 / 関数分解 / 再構成可能論理 / 論理設計 / FGPA |
Research Abstract |
1.多分決定グラフ(MDD:Multiple-Valued Decision Diagram)に基づく論理シミュレーションをハードウエアで高速に実行するための装置(論理シミュレーション・エンジン)のプロトタイプを試作した.また,論理シミュレーションを高速化する手法を開発した.本研究で開発したシュミレーション・エンジンでは,データ構造としてMDDを用いており,シミュレーション時間は,入力変数の個数に比例する. 2.上記システムを開発中に,多出力論理関数をメモリとシーケンサを用いて実現する方法を考案した.この方法では,メモリの内容とシーケンサのパラメータを書き換えることにより,任意の論理関数が実現可能である.同様な方法としては,SBDD(Shared educed ordered Binary Decision Diagram)やMDDに基づく方法が知られているが,報告者らが考案した方法は,それよりも高速である.また,メモリ容量を増加することにより,さらに高速にできる特徴がある.市販FPGAボードとRAMを組み合わせることにより,プロトタイプシステムを完成した.4メガビットのRAM上に,多数のベンチマーク関数を実現した.試作システムでは,前述のBDDやMDDを用いた方法よりも,10倍以上高速に評価できた.本手法は,組み込みシステムの他に,高速の論理シミュレータとしても利用可能である.この方法は,論理素子として汎用のRAMを使用しており,比較的安価に実現できる.また,配置・配線の処理も不要であり,前処理時間も短い.
|
-
[Publications] Hafiz Md.Hasan Babu: "Heuristics to minimize multiple-valued decision diagrams,"IEICE Trans.Fundamentals,. E83-A・12. 2498-2504 (2000)
-
[Publications] Hideyuki Ichihara: "On Processing Order for Obtaining Implication Relations in Static Learning"IEICE Trans.Info.and Syst.. E83-D・10. 1908-1911 (2000)
-
[Publications] 浅川毅: "トランジション故障を検出するBIST指向テストパターン発生回路"電子情報通信学会論文誌D-I. J84-D-I・2. 165-172 (2001)
-
[Publications] 井口幸洋: "決定グラフに基づく論理関数の評価システム"電子情報通信学会論文誌D-I. (採録決定). (2001)
-
[Publications] 梶原誠司: "最小テスト集合でテスト可能な加算器について"情報処理学会論文誌. (採録決定). (2001)