決定グラフに基づく論理シミュレーション・エンジンの開発

2002 Fiscal Year Annual Research Report

• Project/Area Number: 12558030
• Research Institution: Kyushu Institute of Technology
• Principal Investigator: 笹尾 勤 九州工業大学, 情報工学部, 教授 (20112013)
• Co-Investigator(Kenkyū-buntansha): 井口 幸洋 明治大学, 理工学部, 助教授 (60201307) ; 梶原 誠司 九州工業大学, 情報工学研究科, 助教授 (80252592)
• Keywords: BDD / 論理シミュレータ / 設計検証 / 関数分解 / 再構成可能論理 / 論理設計 / FGPA

Research Abstract

多出力論理関数を表現する決定グラフをメモリとシーケンサを用いて実現する方法を考案した.本方法では,メモリの内容を書き換えることにより,任意の論理関数が実現可能である.同様な方法としては,SBDD(Shared educed ordered Binary Decision Diagram)やMDDを表現するテーブルに基づく方法が知られているが,報告者らが考案した方法は,それらの方法よりも高速である.また,メモリを増加することにより,さらに高速にできる.市販FPGAボードとRAMを組み合わせることにより,プロトタイプシステムを完成した.4メガビットのRAM上に,多数のベンチマーク関数を実現した.試作システムでは,前述のBDDやMDDを用いた方法よりも,高速に評価できた.本手法は,本方法は,論理素子として汎用のRAMを使用しており,比較的安価に実現できる.また,配置・配線の処理も不要であり,前処理時間も短い.

Research Products

• [Publications] Kohei Miyase: "A method of static test compaction based on don't care indentification"情報処理学会論文誌. 43・5. 1290-1293 (2002)
• [Publications] 宮瀬紘平: "テストパターン中の特定ビットにおけるドントケア判定法について"FIT2002情報科学技術フォーラム情報技術レターズ. 1・LC-3. 47-48 (2002)
• [Publications] Seiji Kajihara: "Average power reduction in scan testing by test vector modification"IEICE Trans. Info. and Syst.. E85-D・10. 1483-1489 (2002)
• [Publications] Kenichi Ichino: "Hybrid BIST design for n-detection test using partially rotational scan"IEICE Trans. Info. and Syst.. E85-D・10. 1490-1497 (2002)
• [Publications] M.Matsuura: "Bi-partition of shared binary decision diagrams"IEICE Transactions on Fundamentals of Electronics. E85-A・12. 2693-1700 (2002)