マルチレート信号処理を用いた超高速多次元ディジタルフィルタの構成法に関する研究

2001 Fiscal Year Annual Research Report

• Project/Area Number: 12650358
• Research Institution: Iwate University
• Principal Investigator: 恒川 佳隆 岩手大学, 工学部, 助教授 (80163856)
• Keywords: ディジタルフィルタ / ブロック処理 / 高速 / 低消費電力 / 適応フィルタ / VISIアーキテクチャ

Research Abstract

本年度の研究成果は以下の通りである。
1) 本研究では,前年度提案した2次元のIIRディジタルフィルタの高性能プロセッサに対し,ハードウェア効率,処理速度が最適となるブロック長の検討を行った。その結果,本プロセッサでは垂直,水平成分のブロック長を同じ長さに設定したとき,もっとも高い処理性能を得ることができ,他の実現法に比べて最も良好な結果が得られることを明らかにした。
2) また,IIRばかりでなくFIRフィルタの高速・低消費電力形VLSIアーキテクチャの検討も行った。本提案した構成法は,分散演算の関数を従来のROMではなく,最適な論理ゲートで構成することによって,極めて高い次数に対しても,高速・低消費電力の実現が可能となる。また,本実現法は今後重要となる複素フィルタを実現する場合にも,極めて有効となることを明らかにした。
3) 従来検討が十分行われてこなかった適応フィルタのブロック処理等を用いた高速・低消費電力形高性能VLSIプロセッサの提案を行い,その有効性を明らかにした。本研究では,時間領域におけるBLMSアルゴリズムの完全並列処理に基づく超高速適応フィルタの効果的VLSIアーキテクチャを提案した。ブロック長LのBLMSアルゴリズムは,基本的にLMSアルゴリズムの並列実現として得られるため,ハードウエア規模はLMS適応フィルタのL倍になる。したがって,このままでは膨大なハードウエアが必要であり消費電力やハードウエア規模の点で不利となる。そこで,BLMS適応フィルタの構成要素であるLMS適応フィルタを極力小規模化して適用する。これにより,提案するBLMS適応フィルタはハードウエアの増加を最小限にとどめることが可能となり,ブロック長Lにほぼ比例したサンプリングレートが実現可能となった。

Research Products

• [Publications] Kyo Takahashi: "Analysis of the Convergence Condition of LMS Adaptive Digital Filter Using Distributed Arithmetic"電子情報通信学会欧文誌. (6月号掲載予定). (2002)
• [Publications] Kyo Takahashi: "Analysis of Convergence Condition of LMS Adaptive Filter Using Distributed Arithmetic"International Technical Conference On Circuits/Systems, Computers and Communications 2001. Vol.D4-1. 576-579 (2001)
• [Publications] Takeshi Nozaki: "High-Performance VLSI Architecture Using Distributed Arithmetic for Higher-Order FIR filters"International Technical Conference On Circuits/Systems, Computers and Communications 2001. Vol.D7-3. 913-916 (2001)