| Research Abstract |
FPGA(Field-Programmable Gate Array)とは,設計者が手元で電気的に回路機能を書き込むことができるLSI(大規模集積回路)デバイスの総称であり,1980年代半ばに実用的なFPGAデバイスが発表されて以来,デバイスそのものならびにその応用環境に関する研究が注目されてきた.本研究では,FPGAによって実現される回路機能がFPGA動作中に変化可能とした動的再構成可能FPGAに焦点を当て,まず,複数個の動的再構成可能FPGA,メモリおよびこれらをとりまく周辺回路から構成される動的再構成可能システムを考案・構築することを目的としている.続いて,動的再構成可能FPGAおよびシステムを対象に,動作レベルアルゴリズムから,動的再構成可能FPGAおよびシステム上で実現されるハードウェアを,計算機によって自動的に合成する環境(ハードウェア高位合成環境)を考案・構築することを目的としている.これらの研究を達成するため,本年度において,パラメータ付けされた動的再構成可能システムの設計に取り組んだ.
一般に,動的再構成可能システムはそのハードウェア構成が固定されており,そのため特定のアプリケーションを動的再構成可能システムに適用した場合,システム上の構成要素において機能が冗長あるいは不足するといったことが生じる.これらの問題を解消するため,本年度の研究において,パラメータ付けされた動的再構成可能システムのためのシステムモデルならびにシステムモデルを対象としたシステム設計手法を提案した.提案したシステムモデルは,ホストコンピュータとのインターフェース部,演算処理を実行する機能部,これらを制御する制御部から構成される.機能部は複数個のFPGAおよびメモリによって実現され,その処理速度,回路規模,再構成時間,ピン数などのデバイス構成やデバイス間の接続方式は,アプリケーションに依存して決定される.提案したシステム設計手法は,(1)タスクスケジューリング,ならびに(2)機能部を実現するFPGA構成およびFPGA接続方式の決定,から構成される.タスクスケジューリングでは,FPGAの再構成時間を陽に考慮することで,タスク実行時間を小さく抑えることを可能としている.FPGA構成およびFPGA接続方式の決定では,FPGAのコスト,再構成の並列性,ピン数を考慮することで,システム全体としてコストを制約範囲内に抑えた上で,タスク実行時間を小さく抑えることを可能としている.
アプリケーションとして画像符号化器ならびにパケット処理器を取り上げ提案したシステム設計手法に適用した結果,両アプリケーションに対して,既存設計に比較して少なくとも同等な性能を得ることができた.
現在,システム設計手法のうち,(1)タスクスケジューリングの計算機による自動化は実現されているが,(2)FPGA構成およびFPGA接続方式の計算機による自動化は達成されていない.今後,(2)を含め,システム設計全体の計算機による自動化を進めていく.
|
