2012 Fiscal Year Annual Research Report
三次元積層チップ間パケット転送ネットワークと同期現象を利用したクロック分配
| Project/Area Number |
12J06775
|
|---|
| Research Institution | Keio University |
|---|
Principal Investigator |
竹 康宏 慶應義塾大学, 理工学研究科, 特別研究員(DC1)
|
|---|
| Keywords | 三次元クロック分配 / 三次元積層 / 結合共振器 / 誘導結合 / 低スキュー / 低ジッタ / 低電力 / PLL |
|---|
| Research Abstract |
従来、三次元積層されたチップ間では、デジタル通信に必要とされるクロック分配を、多数のリピートバッファ間リレー伝送で実現した。しかし、リピートバッファにより遅延が増大する。また製造ばらつきにより各分配路毎に遅延時間のばらつきが発生し、通信エラーの原因となる。柔軟なSiPシステムを構築するにあたり、クロックの分配方法は大きな課題となる。ISSCC2011において、三次元積層チップ間のクロック分配を、磁界結合された発振器内コイル問の結合共振によって実現し、クロック分配の消費電力を1/20程度にまで削減した。また、各発振器ノードが結合しているために、発振のばらつきが非常に少ないのが特徴である。これにより積層されたチップ間に低電力で精度の高いクロックを分配することを達成した。
しかし一方で、この技術は外部から発振周波数を制御できない欠点を残していた。現実的な回路で応用するためには発振周波数の制御は必要不可欠である。当該年度は、本技術において外部から結合共振の発振周波数を制御する研究を行った。具体的には、従来の報告ではLC型発振器に固定値を持ったキャパシタを設計したが、可変容量であるバラクタに変更し、PLL(Phase-Locked Loop)を用いて動的に発振周波数を制御する。しかし、結合共振は他の発振器との相関関係を持っているために、制御の方法は単純化されない。この制御方法とその理論の確立を行い、実際の三次元積層への有用性を示した。本研究成果は半導体分野で最難関とされる国際会議ISSCC2013に採択がされ、成果報告が行われた。
また、従来提案を行ってきた誘導結合チャネルを用いて、製造後のチップを積層した際に最適なデータルーティングを実現するアーキテクチャの提案も行い、本成果はIEEE TCの査読付き論文誌に採択された。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
研究の目的ならびにその実現のために事前に計画された研究計画に記載された通りに研究ならびに成果発表が達成されたため。
|
| Strategy for Future Research Activity |
事前に提出された研究計画通りに、柔軟なSipシステムの構築のための誘導結合通信の通信プロトコルとそれに伴う制御回路の開発を行う。ただし、Sipのみならず、電子基板間の誘導結合を用いた通信ネットワークならびにプロトコルの研究に発展させる予定である。
|
