2002 Fiscal Year Annual Research Report
超高速処理に最適なアルゴリズミック・マルチストリーム・プロセッサの研究
Project/Area Number |
13023209
|
Research Institution | The University of Aizu |
Principal Investigator |
嶋 正利 会津大学, コンピュータ理工学部, 教授 (50325966)
|
Keywords | マイクロプロセッサ / システムレベル記述言語 / Java言語 / サイクルアキュレイト・モデリング / 命令シミュレータ |
Research Abstract |
マルチプロセッサ型でスケーラブルなアルゴリズミック・マルチストリーム・プロセッサの研究を行った。 (1)記述言語に依存しない真理値表セルライブラリを開発。 入力ファイル情報を使ってVerilogHDLモデルやJavaモデルを自動作成。 (2)Java言語を使った命令シミュレータを開発。 MIPS用とSH3の用Java言語を使った命令シミュレータを開発した。1GHzのパソコンを使ったシミュレーション性能はそれぞれ34万命令/秒と11万命令/秒であった。命令デコード用キャッシュを追加すると性能はそれぞれ60万命令/秒と50万命令/秒となり、キャッシュの有効性を示した。 (3)Java言語を使ったサイクルアキュレイト・システムモデルを開発。 クロック・ベースでRTLモデルと互換性のあるサイクルアキュレイト・システムモデルを開発した。同時に、デバッグの効率を高めるために、レジスタ表示ウィンドウと波形表示ウィンドウを開発した。2GHzのパソコンを使ったシミュレーション性能は3,293クロック/秒であった。ワークステーションでも正常動作が確認された。 アーキテクチャ設計と実装を分離でき、論理構成に近いモデリングを実現することにより、Java言語のモデリング言語としての有用性を示した また、VerilogHDL言語を使ったRTLモデルの論理構成と互換性を持たすことにより、JavaとVerilogHDL言語間の自動変換ツールの実現が可能となった。 (4)ドキュメントをプロセッシングする命令セットを搭載したプロセッサを開発。 (5)現在、マルチプロセッサ型プロセッサを組み立て中
|
Research Products
(6 results)
-
[Publications] 嶋正利, 大田優, 篠崎新, 伊藤和哉: "Java言語を使ったサイクルアキュレイト・プロセッサ・モデリング"電気関係学会東北支部連合大会講演論文集. 125 (2002)
-
[Publications] 篠崎新, 佐藤格, 大田優, 嶋正利: "The Methodology for Cycle Accurate Processor Modeling in Java"電気関係学会東北支部連合大会講演論文集. 20 (2002)
-
[Publications] 伊藤和哉, 篠崎新, 大田優, 嶋正利: "制御部の論理設計に適した真理値表セルライブラリの開発"電気関係学会東北支部連合大会講演論文集. 21 (2002)
-
[Publications] 嶋正利, 篠崎新, 佐藤格: "Java言語を使ったプロセッサのサイクルアキュレイト・モデリング"信学技報. CPSY2002-53. 13-18 (2002)
-
[Publications] 嶋正利, 篠崎新, 大田優, 伊藤和哉: "Java言語を使ったサイクルアキュレイト・システム・モデリング"信学技報. VLD2002-146. 1-6 (2003)
-
[Publications] 嶋正利, 篠崎新, 大田優, 伊藤和哉: "Java言語を使ったサイクルアキュレイト・システム・モデリング"特定領域研究「知的瞬時処理複合化集積システム」平成14年度最終公開シンポジウム. 285-294 (2003)