超高速マイクロ構造伝送配線の開発とRF駆動回路の研究

2001 Fiscal Year Annual Research Report

• Project/Area Number: 13025218
• Research Category: Grant-in-Aid for Scientific Research on Priority Areas (A)
• Research Institution: Tokyo Institute of Technology
• Principal Investigator: 益 一哉 東京工業大学, 精密工学研究所, 教授 (20157192)
• Keywords: 集積回路 / 信号伝送 / GHzクロック / 高速信号処理 / 多層配線 / 伝送線路

Research Abstract

微細化・高集積化されたSi集積回路は、高機能化の必然としてチップの大きさも1cmを越え、そのためデバイスそのものがたとえ高速動作しても、デバイスを接続する配線が律速する問題を抱えている。従来の信号伝送設計ならびに配線設計は「RC集中定数回路モデル」に基づいており、取り扱う信号の波長が対象とする回路の大きさ・寸法に比較して無視できなくなった時に考慮すべき「伝送線路」という概念がまったく取り入れられていない。本研究では、Si LSIチップ内、さらにはチップ間のGHz信号伝送を可能にする配線構造ならびにその低消費電力駆動回路技術を開発する。具体的には、Si集積回路内に適用可能なマイクロ構造RF伝送配線ならびにその駆動集積回路を開発する。
平成13年度は(1)マイクロ構造GHz伝送線路設計・試作・評価、ならびに(2)駆動回路を含めたマイクロ構造GHz伝送線路の設計・試作・評価を行う計画を立てた。ペア線構造伝送線路を想定し、0.3μmCMOS差動回路の設計と動作を検証した。回路としては単方向信号伝送の他、LSIチップにおけるクロック信号分配回路の設計も行った。線路の抵抗損失による信号波形劣化を抑え、かつ差動回路における直流電流を低減する観点から、線路の特性インピーダンスは50Ωよりも大きく、100Ωないし200Ω程度としたほうが良いことを、回路設計の立場から明らかにした。伝送レートと消費電力はトレードオフの関係になることを予測していたが、GHz信号伝送を想定したシミュレーションでは予想とおりであった。差動回路設計法については、ソースフォロワ回路導入による低消費電力化手法の提案をおこなった。現在回路設計論として確定しつつある。ペア線構造伝送線路設計については、3次元電磁界シミュレータを立ち上げ設計を開始した。
以上、研究計画に沿って研究を遂行している。

Research Products

• [Publications] 篠木日曜子, 高木直弘, 益 一哉: "システムLSI配線長分布(I)-導出-"2001年(平成13年)秋季第62回応用物理学会学術講演会. 2. 14a-P13-13 695 (2001)
• [Publications] 高木直弘, 篠木日曜子, 益 一哉: "システムLSI配線長分布(II)-シミュレーション-"2001年(平成13年)秋季第62回応用物理学会学術講演会. 2. 14a-P13-14 696 (2001)
• [Publications] 対馬朋人, 横山佳巧, 益 一哉: "伝送線路配線を用いたGHzクロック分配(I)-回路構成と電力解析-"2001年(平成13年)秋季第62回応用物理学会学術講演会. 2. 14a-P13-15 696 (2001)
• [Publications] 横山佳巧, 対馬朋人, 益 一哉: "伝送線路配線を用いたGHzクロック分配(II)-H-Tree構成によるクロック分配-"2001年(平成13年)秋季第62回応用物理学会学術講演会. 2. 14a-P13-16 696 (2001)
• [Publications] N.Takagi, H.Shinoki, T.Tsushima, Y.Yokoyama, K.Masu: "Interconnect Length Distribution in Si System ULSI"Extended Abstracts of the 2001 International Conference on Solid State Devices and Materials, Tokyo. 54-55 (2001)
• [Publications] Y.Yokoyama, T.Tsushima, H.Shinoki, N.Takagi, K.Masu: "GHz Clock Distribution Using Transmission Line Interconnect and CMOS Differential Driver Circuit in Si ULSI"Extended Abstracts of the 2001 International Conference on Solid State Devices and Materials, Tokyo. 58-59 (2001)
• [Publications] H.Shinoki, N.Takagi, K.Masu: "Interconnect Length Distribution for Memory-Logic Mixed LSI"Advanced Metallization Conference (AMC) 2001, Montreal, Canada, and Advanced Metallization Conference 2001 : Asian Session, Tokyo. 34/88-34/89 (2001)
• [Publications] N.Takagi, H.Shinoki, K.Masu: "Estimation of Power Consumption Using Interconnect Length Distribution in System LSI"Advanced Metallization Conference (AMC) 2001, Montreal, Canada, and Advanced Metallization Conference 2001 : Asian Session, Tokyo. 37/48-37/49 (2001)
• [Publications] T.Tsushima, Y.Yokoyama, K.Masu: "CMOS Differential Driver Circuit with Source Follower for GHz Clock Transmission Interconnect in Si ULSI"Advanced Metallization Conference 2001 : Asian Session, Tokyo. 50-51 (2001)
• [Publications] Y.Yokoyama, T.Tsushima, K.Masu: "GHz Clock Distribution Using Transmission Line Interconnect -New Criteria for Circuit Evaluation"Advanced Metallization Conference 2001 : Asian Session, Tokyo. 52-53 (2001)
• [Publications] K.Masu: "Multi level Interconnection in GHz ULSI"Proceedings of the Sixth China-Japan Symposium on Thin Films, Kunming Yunnan, China. 162 (2001)
• [Publications] チャン ホーワン, 対馬朋人, 横山佳巧, 益 一哉: "「Si ULSIにおけるGHzクロック分配回路」RC分布定数線路と伝送線路の比較"電子情報通信学会技術報告(シリコン材料・デバイス研究会). SDM2001-182. 49-53 (2001)
• [Publications] 高木直弘, 篠木日曜子, 益 一哉: "システムLSIにおける配線長分布"電子情報通信学会集積回路研究専門委員会第5回システムLSIワークショップ. 275-278 (2001)
• [Publications] 対馬朋人, 横山佳巧, Felix Chan Hou Wan, 益 一哉: "Si ULSIにおける伝送線路を用いたGHzクロック分配と駆動回路の設計"電子情報通信学会技術報告(デザインガイア2001). VLD2001-116,ICD2001-161,FTS2001-63. 27-31 (2001)
• [Publications] チャン ホーワン, 対馬朋人, 益 一哉: "GHz信号分配におけるRC分布定数線路と伝送線路の比較"2002年(平成14年)春季第49回応用物理学関係連合講演会. 28a-YS-6 (2002)