2002 Fiscal Year Annual Research Report
ドミノ・サンプリング・チップを用いた低価格多チャンネル高速波形分析器の開発
| Project/Area Number |
13440068
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
真下 哲郎 東京大学, 素粒子物理国際研究センター, 助教授 (60181640)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
久野 良孝 大阪大学, 大学院・理学研究科, 教授 (30170020)
井森 正敏 東京大学, 素粒子物理国際研究センター, 助手 (70011690)
|
|---|
| Keywords | ドミノ・サンプリング・チップ / DSC / アナログ・メモリ / CMOS / free running mode / DRS |
|---|
| Research Abstract |
この研究においては、スイスのPaul Scherrer Institut(PSI)で開発されたドミノ・サンプリング・チップ(DSC)というCMOSの高速アナログ・メモリのチップをさらに発展させ、free running modeでの動作を可能にするとともに、その読み出し速度を1桁改善した新しいチップを開発することを目標としている。
昨年度は、0.25μmのプロセスを使ったgate、comparator、voltage regulator、operational amplifierといった基本的で標準的な構成要素の回路の設計に注力した。DSCをfree running modeで走らせるためには、ドミノ波を循環させる回路をつくる必要がある。今年度は、その回路と、速度40MHzの読み出し回路を内蔵したDSCを実際に製造して、その最初のテストを行った。このチップはDRS(Domino Ring Sampling chip)と命名された。768個のセルを持ち、ドミノ波のスピードは、外部から供給する電圧により0.7GHzから2.4GHzの間で可変である。2.4GHzのドミノ波の1サイクルあたりのtiming jitterは約32psecと測定され、ドミノ波の安定性が確認された。またドミノ波のスピードの温度依存性も測定し、0.2%/Kであった。1チャンネルあたりの電力消費量は、2.5Vで14mA、1.8Vで3mAである(ただし1.8Vの場合、最大速度は1.6GHz)。
今後もチップの読み出し回路の部分を中心としてテストを続けていく予定である。また、セル数を1024に増やす、チップあたりのチャンネル数を9に増やす、等の変更を組み込んだ次のチップの製作も計画している。
|
