サブ10ナノメータ級新構造Si MOSFET/SOIの研究

2002 Fiscal Year Annual Research Report

• Project/Area Number: 13450138
• Research Institution: Tokyo Institute of Technology
• Principal Investigator: 酒井 徹志 東京工業大学, 大学院・総合理工学研究科, 教授 (60313368)
• Co-Investigator(Kenkyū-buntansha): 松尾 誠太郎 NTTアフティ株式会社, 技師長 ; 室田 淳一 東北大学, 電気通信研究所, 教授 (70182144)
• Keywords: サブ10ナノメータ / MOSFET / SOI / 短チャネル効果 / 駆動電流 / 高誘電率ゲート絶縁膜 / SiGe / ECRスパッタ

Research Abstract

2年度の主な研究実績の概要は下記の通りである。
1.新構造nMOSFET/SOIの基本プロセスの検討結果とデバイスシミュレーションによる電気特性の解析結果とを基に、新構造nMOSFET/SOIを、さらに数倍高性能化が可能な構造に発展させ、チャネル多層化新構造ML-MOSFET(Multi Layer Channel MOSFET)とその製造方法を考案した。
2.新構造ML-MOSFETの電気特性をデバイスシミュレーションで解析し、多層化チャネルシリコン層を極薄化することにより、サブ10ナノメータまで短チャネル効果を抑制し、安定に動作させることができ、平面的な単位長当たりのオン電流を3mA/μm以上にすることができることを示した。
3.新構造ML-MOSFETの主要プロセスについて検討し、Si/SiGe/Si/SiGe/Si/SiGe構成の多層極薄膜をSOI基板上に堆積し、SiよりSiGeのエッチング速度が100倍以上大きいHNO_3:H_20:HF=60:60:1を用いて、極薄多層チャネルシリコン層を形成する新プロセスを考案・実証した。
4.高誘電率ゲート極薄絶縁膜として、ECRスパッタ法によるAlN_xO_x, HfN_xO_x膜について検討し良好な結果を実験的に得た。AlN_xO_xでは、AlN堆積、酸素プラズマ処理後、1000℃の熱処理を行うことが良いことを明らかにした。
5.新構造ML-MOSFETとその製造方法の基本特許を出願するとともに、強誘電体メモリヘの応用特許も出願した。さらなる応用特許を申請中である。
2年度に得られた上記実績は特許出願後順次発表の予定である。

Research Products

• [Publications] Junichi Murota et al.: "Atomically controlled processing for group IV semiconductors"Surf. Interface Anal.. 34. 423-431 (2002)
• [Publications] J.Murota, M.Sakuraba: "Atomically Controlled Heterostructure Growth of Group IV Semiconductors"3rd Trends in Nano Technology International Conference. 377 (2002)
• [Publications] T.Sakai, S.Ohmi, D.Sasaki et al.: "A Proposal of Multi-Layer Channel MOSFET: The Application of Selective Etching for Si/SiGe Stacked Layers"Abstracts of First International SiGe Technology and Device Meeting. 31-32 (2003)
• [Publications] 佐々木大輔, 大見俊一郎, 櫻庭政夫, 室田淳一, 酒井徹志: "チャネル多層化新構造Multi-Layer Channel MOSFET"第50回応用物理学関係連合講演会予稿集. 第2分冊. 965 (2003)
• [Publications] 山中 剛, 佐々木大輔, 大見俊一郎: "ECRスパッタ法により形成したAlO_xN_x薄膜の電気特性に対する熱処理の効果"第50回応用物理学関係連合講演会予稿集. 第2分冊. 893 (2003)